반도체 처리 챔버용 가스 배플 및 분배기 document_id A220623049778

현대의 반도체 디바이스들의 제조에 있어서 주요 단계들 중 하나는 반도체 기판 상에 실리콘 산화물 막과 같은 막의 형성이다. 실리콘 산화물은 반도체 디바이스의 제조시에 유전체 층으로서 널리 사용된다. 널리 공지된 바와 같이, 실리콘 산화물 막은 열 화학-기상 증착("CVD") 프로세스에 의해 또는 플라즈마-강화 화학-기상 증착("PECVD") 프로세스에 의해 증착될 수 있다. 통상의 열 CVD 프로세스에서, 기판의 표면에 반응 가스들이 공급되며, 여기서, 열-유도 화학 반응들이 발생되어 원하는 막을 생성한다. 통상의 플라즈마 증착 프로세스에서는, 제어된 플라즈마가 형성되어, 반응 종들(reactive species)을 분해 및/또는 에너자이징하여 원하는 막을 생성한다. 반도체 디바이스 기하학 형상들은, 이러한 디바이스들이 수십년 전 처음 도입된 이후에 크기면에 있어 상당히 감소되었으며, 크기면에 있어서의 감소는 계속되고 있다. 반도체 디바이스 기하학적 구조의 규모(scale)에 있어서 이러한 계속되는 감소는, 반도체 기판 상에 제조된 집적 회로들 내에 형성된 회로 소자들(elements)과 상호접속부들의 밀도의 극적인 증가를 초래하였다. 이러한 조밀하게 패킹된 집적 회로들의 설계 및 제조에서 반도체 제조업자들이 직면한 하나의 지속되는 도전 과제는, 회로 소자들 사이의 가짜의(spurious) 상호작용들을 방지하려는 요구에 있으며, 이들의 목표는 기하학적 구조 규모가 계속해서 감소됨에 따라 계속적인 혁신을 필요로 한다는데 있다. 전형적으로, 원치않는 상호작용들은 물리적 및 전기적 양자 모두로 소자들을 격리시키기 위하여, 유전체 재료로 충진되며 인접하는 요소들 사이에 있는 공간들을 제공함으로써 방지된다. 이러한 공간들은 여기서 종종 "갭(gap)들" 또는 "트렌치(trench)들"로서 지칭되며, 이러한 공간들을 충진하는 프로세스들은 "갭-충진" 프로세스로 통상 지칭된다. 따라서, 이러한 갭들을 완전히 충진하는 막을 형성하기 위한 특정(given) 프로세스의 능력은 종종 "갭-충진 능력"으로서 지칭되며, 막은 "갭-충진 층" 또는 "갭-충진 막"이라고 기재된다. 회로 밀도들이 보다 작은 피쳐(feature) 크기들에 의해 증가함에 따라, 이들 갭들의 폭들이 감소하여 갭의 종횡비의 증가를 초래하며, 종횡비는 갭의 깊이에 대한 갭의 높이의 비율로 정의되다. 비교적 불량한 갭-충진 능력들을 갖는 경향이 있는 통상의 CVD 기술들을 사용하여 고 종횡비의 갭들을 완전히 충진하기는 어렵다. 금속간 유전체(intermetal dielectric; "IMD") 응용 분야들, 사전금속 유전체(premetal dielectric; "PMD") 응용 분야들, 및 얕은-트렌치-절연(shallow-trench-isolation; "STI") 응용 분야들에서 갭들을 충진하는데 통상적으로 사용되는 유전체 막들의 종류(family)에는 특히, 실리콘 산화물(또한 때때로 "실리카 유리(silica glass)" 또는 "실리케이트 유리(silicate glass)"라고도 불린다)이 있다. 일부의 집적 회로 제조사들은 실리콘 산화물 갭-충진 층들을 증착시키는데 있어서 고밀도 플라즈마 CVD("HDP-CVD") 시스템들의 사용으로 전환했다. 이러한 고밀도 플라즈마 CVD("HDP-CVD") 시스템들은 표준 용량성 결합 플라즈마 CVD 시스템에 의해 제공되는 플라즈마 밀도보다 약 100배(two orders of magnitude)인, 약 1011 ions/cm3 보다 큰 밀도를 갖는 플라즈마를 형성한다. 유도성 결합 플라즈마("ICP") 시스템들은 HDP-CVD 시스템들의 실례들이다. 이러한 HDP-CVD 기술들에 의해 증착되는 막이 향상된 갭-충진 특성들을 갖도록 허용하는 하나의 요인은, 재료의 증착과 동시에 스퍼터링(sputtering)의 발생이다. 스퍼터링은 충격에 의해 재료가 배출되는 기계적 프로세스이며, HDP-CVD 프로세스들에서 고이온 밀도의 플라즈마에 의해 촉진된다. 따라서, HDP 증착의 스퍼터링 성분은 상승된 표면들의 모서리와 같은 특정 피쳐들 상에서의 증착을 둔화시켜서, 증가된 갭-충진 능력에 기여한다. HDP 프로세스 및 ICP 프로세스를 이용하는 경우에서조차도, 원하는 증착 특성들을 달성하는데 있어서 다수의 지속적인 도전들은 여전히 존재한다. 이러한 도전들은, 특히 챔버 내의 구조체들을 손상시키고 오염을 야기하는 온도를 초래할 수 있는 고에너지 프로세스들의 경우에, 처리 챔버 내부의 플라즈마의 열 특성들을 관리할 필요성을 포함한다. 예를 들어, 고온들은 AlF3의 형성 및 승화(sublimation)와 연관되어 있고, 이러한 고온들에 노출된 시스템 부품들의 부식 및 기판들 상에 알루미늄 불순물들의 증착을 초래한다. 불소는 부식성이 높고, 챔버 벽으로부터 재료를 부식성으로 제거하기 위한 세정 가스로서, 또는 또한 에칭 가스로서 종종 챔버 내에 존재한다. 예를 들어, 해리된 NF3는 챔버를 세정하기 위해, 그리고 챔버 내부에서 NF3 플라즈마를 사용하는 증착-에칭-증착 처리법들의 에칭 성분으로서 배플의 배면으로부터 챔버 안으로 도입될 수 있다. 또한, 웨이퍼에 걸쳐 균일한 증착 프로세스들을 제공하고자 하는 일반적인 요망이 존재한다. 불균일성들은 디바이스 성능에서의 불일치를 유도하며, 다수의 상이한 요인들로 인해 발생할 수 있다. 웨이퍼 상의 상이한 지점들에서의 증착 특성들은 다수의 상이한 효과들의 복잡한 상호 작용(interplay)으로 인해 발생한다. 예를 들어, 가스가 챔버 안으로 도입되는 방법, 전구체 종들을 이온화하는데 사용되는 전력 레벨, 이온들을 지향시키기 위한 전기장의 사용 등은 궁극적으로 웨이퍼에 걸친 증착 특성들의 균일성에 영향을 미칠 수 있다. 또한, 이러한 효과들이 드러나는 방법은, 가령, 챔버 내의 이온들의 분포에 영향을 미치는 상이한 확산 효과들을 제공함으로써 챔버의 물리적인 형상 및 크기에 의존할 수 있다.