두꺼운 산화막의 입력 스테이지 트랜지스터를 구비한 딥서브-마이크론 모스 전치증폭기 document_id A220623050278

현재의 MOS 제조기술 특히, CMOS 집적회로 제조기술은, 계속적으로 감소하는 디바이스의 지오미트리(geometry)와 더불어 발전하여 왔는바 이는 가령, 트랜지스터와 같은 능동 소자들의 밀도를 증가시키기 위함이다. 하지만, 다른 제한사항들 중에서 특히 계속적으로 감소하는 디바이스 지오미트리는, 회로 내에서 허용가능한 최대 전압에 대해서 심각한 제한을 가하고 있는바, 이는 가령, 트랜지스터의 게이트 산화막의 파괴를 회피하기 위해서이다. 몇몇 경우들에서 이러한 제한사항을 극복하는 한 가지 방법은, 고전압 동작에 적합한 소위(so-called) 두꺼운 산화막 (thick oxide) 트랜지스터 디바이스를 적용하는 것이다. 따라서, 게이트 산화막의 두께를 증가시킴에 의해서, 트랜지스터는 상대적으로 고전위에서 동작가능해진다. 전기-음향 변환기(transducer)에 의해 생성된 신호들을 프로세싱하는데 적합한 증폭기 및/또는 버퍼들을 구현하는 전자 기술분야에 관해서는 많은 문서 또는 특허 문헌들이 있다. 예를 들어, 이러한 문헌들의 일례로는, WO 02/073792, US 2004/0202345, US 2005/0151589, US 2007/0009111, US 7,149317 및 EP 1 599 067 등을 들 수 있는바, 상기 모든 특허들은 본 발명의 양수인에 의해서 출원되었다. 하지만, 이들 문서에 개시된 것들은 오직 두꺼운 산화막 트랜지스터를 구현하는 전자기술에 관한 것이다. 딥 서브-마이크론 CMOS 기술의 덜 평가된(less appreciated) 특징은, 통상적인 얇은 산화막 트랜지스터에 필요한 매우 얇은 게이트 산화막을 구현하기 위해 산화-질화물(oxy-nitride)을 이용하는 것이다. 0.35 마이크론 이하의 최소 피쳐 사이즈를 갖는 딥 서브-마이크론 기술에 있어서, 산화-질화막은 게이트 산화막 물질로서 통상적인 실리콘 산화막을 대체할 수도 있다. 산화-질화막의 사용으로 인한 심각한 단점들 중 하나는, 산화-질화막 게이트 물질에서 발견되는 증가된 캐리어 함정 밀도(carrier trap density)로 인해 발생되는 트랜지스터 플리커 잡음의 급격한 증가이다. 비록, 얇은 게이트 산화막을 사용하는 얇은 산화막 트랜지스터가 단위 게이트 면적당(per unit gate area) 훨씬 더 높은 캐패시턴스를 나타내긴 하지만, 소정 유형의 전치증폭기 특히, 소형화된 콘덴서 마이크로폰 및 소형화된 전기 마이크로폰과 같은 용량성(capacitive) 변환기에 적합한 전치증폭기의 잡음 성능은 매우 나빠질 수도 있다. 따라서, 본 발명의 목적은, 딥 서브-마이크론 MOS 기술로 구현된 저잡음 입력 스테이지를 갖는 MOS 트랜지스터 기반의 전치증폭기를 제공하는 것이 될 수 있으며, 상기 MOS 트랜지스터 기반의 저잡음 입력 스테이지는 매우 낮은 플리커 잡음 레벨을 특징으로 한다.