모놀리식 실리콘 기반 광전자 회로의 설계, 시뮬레이션, 및검증에 대한 집적 접근 document_id A220623050787

오늘날의 집적 회로는 수많은 트랜지스터와 다수의 입력/출력 핀들로 구성되며, 광범위한 기능성을 제공한다. 시스템, 칩, 및 로직 레벨에서 이러한 집적 회로의 설계, 시뮬레이션, 검증, PAR(place-and-route), 및 레이아웃을 지원하기 위해, 집적 회로(IC) 산업은 매우 견고하며 안정적이고 표준화된 CAD(computer-aided design; 컴퓨터 지원 설계) 툴, 특히 E-CAD(Electronic CAD) 및 방법론을 개발하여 왔다. E-CAD 툴은 디지털, 아날로그 또는 혼합 신호 집적 전자 회로를 지원한다. 일반적으로, IC 설계자들은 잘 알려진 E-CAD 소프트웨어 툴을 통해 이용 가능한 회로, 게이트(gate), 및/또는 로직 소자들의 라이브러리들(libraries)을 사용하거나, 특정한 필요를 충족시키기 위해 자체적인 "커스텀(custom)" 툴을 개발한다. 표준화된 E-CAD 툴의 능력은 IC 산업의 성장과 발달을 상당히 가속하여 왔다. 집적 회로 설계는 커스텀, 세미 커스텀(semi-custom), 또는 커스텀과 세미 커스텀의 조합 설계 방법론을 채용할 수 있다. "커스텀"은 각 설계에 대한 새로운 물리적 레이아웃의 생성을 나타낸다. 세미 커스텀은 "게이트 어레이(gate array)" 및 "표준 셀(standard cell)" 소자와 같은 소정의 회로 소자들의 사용을 나타낸다. 게이트 어레이는 설계를 구현하기 위해 차후에 상호연결될 수 있는 반도체 웨이퍼 상에서 제작된 소정의 일련의 기능을 채용한다. 표준 셀 기술들은 각각 소정의 물리적 레이아웃을 가지는 로우 레벨 회로 기능들의 라이브러리를 제공한다. 상기 소정의 물리적 레이아웃(또는 "셀들")은 열 및 블록 단위로 배치될 수 있도록 일반적으로 폭 또는 높이 등의 공동 치수를 가지며, 그 순서는 실행될 기능들과, 셀들 또는 셀 그룹들의 상호 연결 라우팅(routing)에 의해 결정된다. 집적 회로의 개발에 있어서, 설계자는 설계를 다양한 기능 블록들로 분할한 후, 각 기능 블록에 대한 회로 구성을 설계하거나, 또는 이전의 설계가 크기, 파워, 및 성능 기준을 만족시킨다면 기능 블록에 대한 설계를 재이용할 수도 있다. 회로 설계가 가장 흔히 채용하는 것은, 회로 소자들 및 소자들간의 연결을 기술하는 HDL(hardware descriptive language; 하드웨어 기술 언어)이다. 베릴로그(verilog)®는 일반적으로 사용되는 HDL이며 IEEE 표준 1364의 토픽(topic)이다. 베릴로그는 캘리포니아 샌어제이(San Jose)에 위치한 ''Cadence Design Systems''의 등록 상표이다. 베릴로그는 초기 설계를 기술하고 시뮬레이션 및 합성 툴에 대한 입력을 제공하며 레이아웃 후 작업을 검증하는 데에 사용할 수 있다. 아날로그 회로(A-HDL)와의 사용, 또는 아날로그 또는 혼합 신호 애플리케이션을 위한 VHDL-AMS를 포함하는 초고속 집적 회로 HDL(VHDL)에 적합한 HDL의 버전 또한 당 기술 분야에서 잘 알려져 있다. 때때로 표준 셀 라이브러리의 소정의 일련의 셀들은 원하는 기능을 제공하지 못하거나, 원하는 속도, 크기 또는 소비 전력을 제공하지 못할 수 있다. 이러한 상황에서, 새로운 셀들이 생성될 수 있고, 또는 원하는 기능 및 능력을 통합시키는 로직의 커스텀 블록이 설계될 수 있다. 로직의 커스텀 블록 설계는 "SPICE(special programs for interactive circuit elements)"를 채용하여 설계를 기술하고 시뮬레이션 할 수 있다. SPICE의 일부 제품 버전은 로직 및 타이밍 시뮬레이션을 둘 다 지원한다. 그러나, SPICE 시뮬레이션은 HDL 네트 리스트 모델(HDL netlist model)을 채용한 시뮬레이션에 비해 매우 느리다. 설계가 표준 셀과 커스텀 로직 부분을 다 포함하면, 전체적인 설계를 시뮬레이션 하려고 할 때 문제가 발생한다. 커스텀 로직은 단지 표준 셀과 커스텀 로직의 작업이 개별적으로 시뮬레이션 되는, 즉 두 부분을 다 포함하는 시뮬레이션이 실행되지 않는 ''블랙 박스''로서 존재할 수 있다. C 프로그래밍 언어로 써질 수 있는 행동 모델이 기능 시뮬레이션에 채용될 수 있지만, 그러한 모델들은 타이밍 분석을 고려하지 않는다. 표준 셀 대 커스텀 로직의 문제 외에도, 특히 모놀리식 구조에서 전자 회로 소자들과 광 회로 소자들을 둘 다 지원하기 위해 SOI 기판상에 비교적 얇은 실리콘층을 사용하는 관점에서, 두 가지 타입의 소자들을 포함하는 집적 회로들이 점점 더 많이 형성되고 있다. 오늘날 광학 산업은 1960년대의 전자 IC 산업과 비슷한 상태에 있다. 오늘날의 광학 산업에는 여러 가지 부품들을 집적하여(블록 조립) 서브 시스템을 만들기 위한 공동된 기술 플랫폼이 부족하다. 그 결과, 전체적으로 현재의 광학 산업은, 주로 분리되어 있는 광학 부품들과 광학 시스템들을 설계, 시뮬레이션, 및 검증하기 위한 매우 집적되지 않은 접근을 한다. 현재의 적은 수의 광학 소자용 설계, 시뮬레이션, 및 검증 툴은, 특정 타입의 광학 장치 또는 광학 부품의 시스템에 지나치게 특수화되는 경향이 있다. 실제로, 이러한 툴들은 일반적으로 독창적인 집적 배열체에 사용되는 실리콘 부품이 아닌, Ⅲ-Ⅴ 기반 광학 장치용으로 개발되어 왔다. 그러나 최근 광학 및 전자공학을 (IC 산업에 의해 널리 수용된 바와 같이) 표준 CMOS 처리 기술을 사용하여 모놀리식 플랫폼상에 통합하여, 광학 및 전기 회로의 집적화를 실현하기 위한 많은 요인들이 나타나고 있다. 이러한 실리콘 기반 IC 및 광학 집적화에 대한 접근은 IC 산업의 질서, 발달, 및 능력을 모놀리식 플랫폼 안으로 영향을 주려고 한다. 이러한 접근의 실행 가능성을 증명하기 위한 최근의 노력들은 매우 희망적이다. 그러나 이러한 집적화에 대한 노력을 지원하기 위해서는, 바람직하게 설계 및 개발 단계에서 동일한 툴을 사용하여, 광학 및 전자 부품 모두를 설계, 시뮬레이션, 및 검증할 필요가 있다. 전통적인 전자 집적 회로의 설계 및 개발에 사용되는 E-CAD 툴은 상기 전자 집적 회로를 본질적으로 특징짓고 모델링하는 다양한 타입의 파라미터를 이용한다. 이러한 파라미터는 신호 입력, 출력, 클록 신호, 시간 지연, 부하, 전압 등일 수 있다. 전자 회로 소자들의 특징화는 설계자들이 마스크 및 제작 이전에 회로를 설계, 시뮬레이션, 및 검증을 할 수 있게 한다. 이러한 파라미터들은 아날로그 또는 디지털 포맷일 수 있고, 다양한 E-CAD 소프트웨어 라이브러리 내에서 쉽게 이용 가능하다. 상술한 바와 같이, 지금까지 광학 모델링은 전통적인 Ⅲ-Ⅴ 기반 광학 장치들과 함께 이용하는 데에 제한적이었다. 실리콘 기반 광학 장치들의 출현과, 광학적(즉, 수동 광학 장치), 전자, 및 광전자(즉, 능동 광학 장치) 부품들의 집적화로, 그러한 모놀리식 설계와 관련된 제작 단계들을 단순화하기 위한 방법론의 필요성이 커지고 있다.