문맥 (context)
반도체 산업에서, 계속적인 연구의 중요한 목표는 반도체 디바이스 내에서의 전력 소비를 감소시키는 동시에 반도체 성능을 증가시키는 것이다. 금속 산화막 반도체 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)와 같은 평면 트랜지스터는 특히 고밀도 집적 회로 내에서 사용하기 매우 적합하다. MOSFET 및 다른 디바이스의 크기가 감소함에 따라, 소스/드레인(source/drain) 영역의 크기, 채널 영역의 크기, 및 디바이스의 게이트(gate) 전극의 크기가 또한 감소한다.
짧은 채널 길이를 갖는 매우 작은 평면 트랜지스터의 설계에 있어서, 매우 얕은 소스/드레인 접합을 제공하는 것이 필요하다. 얕은 접합은 채널 안으로 주입된 도펀트(dopant)들의 측면 확산(lateral diffusion)을 피할 필요가 있는데, 이것은 이러한 확산이 불이익하게도 누설 전류 및 취약한 브레이크다운(breakdown) 성능에 기여하기 때문이다. 약 1000Å 또는 그보다 작은 깊이를 갖는 얕은 소스/드레인 접합이, 짧은 채널 디바이스에서 허용될 수 있는 성능을 위해서 요구된다.
실리콘-온-인슐레이터(SOI) 기술은 고속의, 얕은-접합 디바이스의 형성을 가능하게 한다. 추가로, SOI 디바이스는 기생 접합 커패시턴스(parasitic junction capacitance)를 감소시킴으로서 성능을 향상시킨다.
SOI 기판에서, 실리콘 옥사이드(silicon oxide)로 만들어진 매입된 옥사이드(Buried OXide, BOX) 막이 단일 결정 실리콘 상에 형성되고, 그리고 단일 결정 실리콘 박막이 그 위에 형성된다. 이러한 SOI 기판을 제조하는 다양한 방법이 알려져 있다. 이러한 한가지 방법은 SIMOX(Separation-by-IMplanted OXygen)이고, 여기서 산소는 매입된 옥사이드(BOX) 막을 형성하기 위해 단일 결정 실리콘 기판 안으로 주입되는 이온이다.
SOI 기판을 형성하는 또 다른 방법은 웨이퍼 본딩(wafer bonding)이고, 여기서 실리콘 옥사이드 표면 층을 갖는 두 개의 반도체 기판은 실리콘 옥사이드 표면에서 함께 본딩되어 상기 두 개의 반도체 기판 사이에 BOX 층을 형성한다.
또 다른 SOI 기술은 Smart Cut?이고, 이것은 또한 옥사이드 층들을 통해 반도체 기판들을 본딩하는 것을 포함한다. Smart Cut? 방법에 있어서, 반도체 기판들 중 하나는 본딩 전에 수소 이온들로 주입된다. 이 수소 이온 주입은 이후에 수소 이온으로 주입된 기판이 본딩된 기판으로부터 분리(split)되도록 하여 그 표면 상에 얇은 실리콘 층이 남도록 한다.
반도체 디바이스 성능은 어떤 결정 평면 배향(crystal plane orientations)(이것은 정공 또는 전자 흐름을 용이하게 한다)을 갖는 실리콘 층들을 선택함으로써 더 강화될 수 있다. 예를 들어, P-타입 MOSFET(PMOSFET)들의 성능은, 만약 이들이 (110) 실리콘 기판 표면 상에서 제조되고, 정공들이 (110)/003c#110003e# 방향으로 흐르도록 게이트들이 배향된다면, 향상될 수 있다. (110)/003c#110003e# 방향으로 흐르는 정공들의 이동도(mobility)는 종래의 (100)/003c#110003e# 방향으로 흐르는 정공들의 이동도보다 2배 이상 높다. 불행하게도, (110) 표면 상에서, (110)/003c#110003e# 방향에 대해 직각 방향에서 이동(travel)하는 정공들은 (110)/003c#100003e# 방향으로 흐른다. (110)/003c#100003e# 방향에서의 정공 이동도는 단지 (110)/003c#110003e# 방향으로 흐르는 정공들의 이동도의 2/3이다. 추가로, (110) 평면에서의 전자 이동도는 종래 (100) 평면에서의 전자 이동도보다 훨씬 더 낮다.
본 명세서에서 사용되는 바와 같이, 용어 반도체 디바이스는 본 명세서에서 특별하게 개시되는 실시예들에 한정되는 것이 아니다. 본 명세서에서 사용되는 바와 같이, 반도체 디바이스는 플립 칩(flip chips), 플립 칩/패키지(package) 조립, 트랜지스터, 커패시터, 마이크로프로세서, 램(RAM), 등을 포함하는 여러가지 다양한 전자 디바이스들을 포함한다. 일반적으로, 반도체 디바이스는 반도체를 포함하는 어떤 전기적 디바이스를 말한다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
P-타입 MOSFET(PMOSFET)의 성능을 향상시키기 위해 필요한 실리콘 기판 표면의 조건과 게이트의 배향 조건은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretationPMOSFET의 성능 향상을 위한 실리콘 기판 표면 조건과 게이트 배향 조건을 찾는 질문이다.
-
2정보 추출
information_extractionPMOSFET 성능 향상과 관련된 결정 평면 배향 및 게이트 배향 정보를 추출한다.
- P-타입 MOSFET(PMOSFET)들의 성능은, 만약 이들이 (110) 실리콘 기판 표면 상에서 제조되고, 정공들이 (110)/003c#110003e# 방향으로 흐르도록 게이트들이 배향된다면, 향상될 수 있다.
-
3근거 선택
evidence_selection기판 표면 조건인 '(110) 실리콘 기판 표면'과 게이트 배향 조건인 '정공들이 (110)/003c#110003e# 방향으로 흐르도록 배향'을 선별한다.
- (110) 실리콘 기판 표면 상에서 제조되고, 정공들이 (110)/003c#110003e# 방향으로 흐르도록 게이트들이 배향된다면
-
4논리 통합
logical_integration두 가지 조건을 결합하여 성능 향상의 전제 조건을 구성한다.
-
5결론 도출
conclusion_formulation기판은 (110) 표면이어야 하며, 게이트는 정공이 (110)/003c#110003e# 방향으로 흐르도록 배향되어야 함을 도출한다.
- (110) 실리콘 기판 표면 상에서 제조되고, 정공들이 (110)/003c#110003e# 방향으로 흐르도록 게이트들이 배향된다면, 향상될 수 있다.
-
6답변 생성
answer_generation질문에 명시된 두 가지 조건을 명확하게 기술한다.
- (110) 실리콘 기판 표면 상에서 제조되고, 정공들이 (110)/003c#110003e# 방향으로 흐르도록 게이트들이 배향된다면, 향상될 수 있다.
최종 답변 (final_answer)
P-타입 MOSFET(PMOSFET)의 성능을 향상시키기 위해서는 (110) 실리콘 기판 표면 상에서 제조되어야 하며, 정공들이 (110)/003c#110003e# 방향으로 흐르도록 게이트들이 배향되어야 한다.
핵심 해석 (core_interpretation)
P-타입 MOSFET의 성능 향상을 위해 실리콘 기판 표면은 (110) 기판 표면을 사용하고 게이트는 정공이 특정 방향으로 흐르도록 배향한다.