가공데이터 · 한국어 지식관계

SOC 상호 접속에 있어서 전송 지연을 감소시키는 방법및 장치 document_id A220623053012

분류
의약학
라벨 상태 (label_status)
approved
문맥 (context)
시스템-온-칩(System-on-Chip, SOC) 기술은 다양한 종류의 시스템들을 동작시키고 제어한다. 일반적으로, SOC 기술은 일반적으로 마이크로칩(microchip)으로 알려진 단일 집적 회로("IC") 상에 "시스템"(셀룰러 전화 또는 디지털 카메라와 같이)에 필요한 모든 전자회로들과 부분들을 조립하는 것이다. SOC들은 일반적으로 버스 마스터(예컨대, 처리기, 그래픽 엔진, 직접 메모리 액세스("dma") 엔진 등)로도 알려진 이니시에이터(initiator)들, 버스 타겟들(예컨대, 메모리 제어기들), 그리고 상호접속(interconnect)으로도 알려진 시스템 버스들을 포함한다. SOC가 제어되도록 하는 시스템을 동작시키기 위해, 버스 마스터는 타겟(또한 슬레이브로도 알려져 있음)으로의 전송 요청을 시스템 버스 또는 상호접속을 통해 개시한다. 복수의 마스터가 동시에 특정한 슬레이브에 액세스하고자 한다면, 이러한 복수의 마스터들에 대한 상기 요청들은 중앙 조정기(arbiter)를 통해 또는 조정(arbitration) 시스템을 통해 처리되어야 한다. 조정 시스템은 마스터들과 슬레이브들 간의 통신을 제어한다; 특히, 마스터들이 슬레이브들과 통신하는 순서를 제어한다. 마스터들이 슬레이브들과 통신하는 순서는 상기 마스터들로부터의 요청들이 지연(latency), 즉 시간적으로 제약된다면, 중요할 수 있다. 일반적으로, SOC 내의 각각의 마스터는 각각의 요청에 대해 레이턴시 요건(latency requirement)을 가질 수 있다. 레이턴시 요건은 상기 요청을 달성하기 위한 시간 제약(만일 존재한다면)을 말한다. 예를 들어, 비디오 엔진은 특정한 수의 프레임/초(frame/second)를 기록하여 그림 또는 이미지를 생성하도록 요구될 수 있으며, 그 내부 버퍼로부터 주 메모리로 이러한 프레임들을 기록할 수 있다. 메모리 제어기, 즉, 슬레이브가 적시에 이러한 요청들을 수용하거나 서비스할 수 없다면, 비디오 엔진의 버퍼는 오버런(overrun)하게 될 것이며 생성된 그림은 불완전하고 들쭉날쭉하게 될 것이다. 레이턴시 요건들은 특정 마스터에 의해, 또는 상기 요청을 전송하는 마스터에관계없이 특정한 종류의 요청에 의해 지시될 수 있다. 상기 요청의 레이턴시 요건들이, 현재의 시스템들에서, 중요할 수 있을지라도, 마스터로부터 슬레이브로의 레이턴시 요건의 전달은 존재하지 않는다. 따라서, 동일한 우선순위를 갖는 모든 요청들은 슬레이브에 의해 동일한 긴급성을 갖는 것으로 인식된다. 그리하여, 일부의 경우, 지연에 더 민감한 요청들이 적시에 응답받지 못할 수 있다. 마스터가 슬레이브에 액세스하기 위해 조정 시스템에 요청을 전송할 때, 상기 마스터는 상기 조정 시스템에 요청 신호를 전송한다. 상술한 바와 같이, 일부 전송 요청들은 지연에 민감한데, 즉 상기 요청의 수행에 시간 제한이 존재한다. 이러한 예들에서, 우선순위가 상기 요청과 관련될 수 있다. 상기 요청과 관련된 우선순위에 관계없이, 조정 시스템은 지연 제약(latency constraint)을 알지 못하며, 따라서, 달리 지시받지 않는다면 각 요청들을 동일하게 관리할 것이다. 요청과 관련된 레이턴시 요건들의 식별 부재를 극복하기 위해, 일부 SOC들에서, 특정 마스터가 상기 요청에 관계없이 항상 최고의 우선순위를 가질 수 있다. 상기 특정 마스터로부터의 모든 요청들에 최고의 우선순위가 주어지기 때문에, 더 낮은 우선순위를 갖는 마스터로부터의 요청들이 다른 마스터로부터의 더 높은 우선순위를 갖는 요청들보다 먼저 배치될 것이다. 이러한 예들에서는, 버스의 이용을 최적화하는 것이 곤란하다. 특정한 마스터 대신 다른 마스터들로부터의 요청들이 결핍되는 것을 방지하기 위해, 임의의 SOC들의 조정 시스템은 상기 마스터들이 페어 라운드 로빈(fair round robin) 방식을 이용하여 상기 슬레이브들과 통신하는 것을 허용한다. 예를 들어, 마스터 M0, M1...Mn, 그리고 슬레이브 S를 포함하는 시스템은 다음과 같이 슬레이브 S와의 통신에 우선 순위를 매긴다; M0, M1...Mn;→M1...Mn, MO;→...→Mn, M0...Mn-1. 이는 마스터에 의한 상기 슬레이브로의 액세스를 더 공평하게 허용할 수 있을지라도, 상이한 지연 기준을 갖는 요청들과 관련된 문제들을 해결하지는 못한다. 요청들이 조정 시스템에 의해 허용되기에 앞서 내부 버퍼에 상주할 수 있어서 추가적인 문제들이 제기된다. 경과된 시간이 조정기에 의해 인식되지 않기 때문에, 상기 요청은 마스터가 요청을 개시한 이후에 경과된 시간에 대한 고려없이 전송된다. 어떠한 요청이 조정기에 의해 허용될지라도, 이는 최종 타겟이 아닌 다른 상호 접속 계층 또는 브리징 장치(bridging device)에 전송될 수 있다. 추가적으로, 상기 요청이 일단 최종 타겟으로 전송되면, 이는 큐(queue)에서 초기 요청과 최종 타겟 도달 사이에 경과한 시간에 관계없이 먼저 수신된 다른 요청들 뒤에 배치될 수 있다. 이러한 점에서, 마스터의 레이턴시 요건은 상기 요청이 실행되기에 앞서 만료되었을 수 있다. 요구하는 마스터로부터 슬레이브로의 요청에 적합한 레이턴시 요건들의 전달을 허용하는 것이 산업상 필요하다. 상기 요청들의 레이턴시 요건들에 따라 요청들에 대한 응답에 대해 이전에 정의된 스케줄을 다시 우선순위를 매겨서, 전송 지연을 감소시킬 수 있는 시스템에 대한 필요성 또한 존재한다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
SOC 내에서 복수의 마스터가 동시에 특정 슬레이브에 액세스하고자 할 때, 마스터들과 슬레이브들 간의 통신 순서를 제어하는 구성요소는 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    복수의 마스터가 슬레이브에 동시 액세스할 때 통신 순서를 제어하는 구성요소를 찾는 질문이다.

  2. 2정보 추출information_extraction

    마스터와 슬레이브 간의 통신 제어 및 순서 제어에 관한 기술적 설명을 추출한다.

    • 복수의 마스터가 동시에 특정한 슬레이브에 액세스하고자 한다면, 이러한 복수의 마스터들에 대한 상기 요청들은 중앙 조정기(arbiter)를 통해 또는 조정(arbitration) 시스템을 통해 처리되어야 한다.
    • 조정 시스템은 마스터들과 슬레이브들 간의 통신을 제어한다; 특히, 마스터들이 슬레이브들과 통신하는 순서를 제어한다.
  3. 3근거 선택evidence_selection

    통신 순서를 제어한다는 직접적인 기능 설명이 포함된 구절을 선택한다.

    • 조정 시스템은 마스터들과 슬레이브들 간의 통신을 제어한다; 특히, 마스터들이 슬레이브들과 통신하는 순서를 제어한다.
  4. 4논리 통합logical_integration

    중앙 조정기(arbiter) 또는 조정(arbitration) 시스템이 통신 순서를 제어하는 주체임을 확인한다.

    • 중앙 조정기(arbiter)를 통해 또는 조정(arbitration) 시스템을 통해 처리되어야 한다.
  5. 5결론 도출conclusion_formulation

    질문에서 요구하는 구성요소인 중앙 조정기(arbiter) 또는 조정 시스템을 결론으로 도출한다.

    • 조정 시스템은 마스터들과 슬레이브들 간의 통신을 제어한다
  6. 6답변 생성answer_generation

    추출된 명칭을 바탕으로 최종 답변을 작성한다.

    • 중앙 조정기(arbiter)를 통해 또는 조정(arbitration) 시스템
최종 답변 (final_answer)
중앙 조정기(arbiter) 또는 조정(arbitration) 시스템
핵심 해석 (core_interpretation)
SOC 내에서 복수의 마스터가 슬레이브에 액세스하고자 할 때 마스터들과 슬레이브들 간의 통신 순서는 중앙 조정기 또는 조정 시스템을 통해 제어된다.