문맥 (context)
중앙 처리 장치(CPU)의 회로 설계는 증가된 동작 속도 달성을 추구하기 때문에, 집적 회로의 성능이 더욱더 중요해졌다. 이러한 집적 회로를 탑재하는 인쇄 회로기판의 회로 설계도 또한 매우 중요하다.
커패시터와 저항기는 인쇄 회로기판 및 다른 마이크로 전자 소자상의 공통 요소이다. 커패시터는 그러한 소자의 동작 전원을 안정시키기 위해 사용된다. 커패시터는 회로에 용량을 유도하기 위해 사용되는 소자로서, 주로 전기 에너지를 축적하거나, 직류의 흐름을 차단하거나, 교류의 흐름을 가능하게 하는 기능을 한다. 커패시터는 동박(copper foil)과 같은 2개의 전기 전도성 금속층 사이에 샌드위치된 유전체 물질을 포함한다. 일반적으로, 유전체 물질은 라미네이션 또는 기상 증착에 의해 접착층을 거쳐 전기 전도성 금속층에 결합된다.
지금까지 인쇄 회로기판의 표면상에 배열된 커패시터들은 공통적이었다. 그러나, 최근, 커패시터들은 다층의 회로 기판층 내에서 얇은 양면 구리 클래드 라미네이트로 형성되어 우수한 특성을 나타낸다. 이러한 옵션 중에서, 다른 용도를 위해 회로 기판의 표면적을 최대화하기 위해 커패시터를 매립한 인쇄 회로 기판을 형성하는 것이 바람직하다. 증가된 신호 전송 속도를 달성하기 위해서, 인쇄 회로 기판 제조업자는 일반적으로 인쇄 회로 기판을 다층 구조 내에 형성한다. 커패시터의 용량은 주로 커패시터 층의 형상 및 크기와 절연 물질의 유전 상수에 의존한다. 다양한 공지 유형의 유전 물질이 당업계에 알려져 있다. 예를 들면, 유전 물질은 공기 등의 기체, 진공, 액체, 고체 또는 이들의 조합물일 수 있다. 각 물질은 그 자신의 특수한 속성을 갖는다.
인쇄 회로 기판에서 사용되는 종래의 커패시터의 성능은 그 유전체 물질의 제한된 최소 두께 등의 인자에 의해 제한되고, 이것은 커패시터의 유연성, 달성가능한 용량, 금속박에서 접착 강화제의 효과, 낮은 유전 상수 및 열악한 절연 내력(dielectric strength)에 의해 감퇴된다.
높은 유전 상수 및 극히 얇은 유전체 물질층을 가진 회로 기판용 커패시터를 형성하여 커패시터의 용량 및 유연성을 증가시키는 것이 바람직하다. 커패시터의 성능을 최적화하기 위해, 사용되는 유전체 물질은 우수한 접착력, 높은 절연 내력 및 양호한 유연성과 같은 품질을 나타내는 양호한 물질 특성을 갖는 것이 중요하다. 그러나, 극히 얇은 유전체 층과 빈번하게 관련되는 공통적인 문제점은 미세 공극 또는 다른 구조적 결함이 형성되는 것과 이물질이 포함되는 것이다. 이러한 것들은 전기적 단락을 야기한다. 예를 들면, 미국 특허 제5,155,655호 및 제5,161,086호에는 단일 시트의 유전체 물질이 2개의 도전성 호일(foil)과 함께 라미네이트된 커패시터의 형성 방법에 대하여 개시되어 있다. 이 유형의 유전체 층은 공극의 형성 및 이물질의 내포에 대해 매우 취약하고 탐지 및 구제에 시간 소모적이다.
미국 특허 제6,693,793호는 한 쌍의 전도성 호일 및 한 쌍의 얇은 유전체 층을 구비하고 각 호일의 표면상에 하나의 유전체 층이 배치된 구조와 관련이 있다. 2개의 전도성 호일은 유전체 층이 중간의 내열막(heat resistant film) 층을 통해 서로 부착되도록 함께 접착된다. 이 커패시터는 종래의 커패시터 및 인쇄 회로 기판에 비하여 중대한 성능 개선을 제공한다. 얇은 유전체 층은 커패시터의 더 높은 용량, 더 큰 열전도성 및 더 큰 유연성을 가능하게 한다. 중간의 내열막 층은 전기 전도성 호일 사이의 전기적 단락의 형성을 방지한다.
종래의 회로 요소 제조 방법은 구조물의 성분들을 순차적인 층 순서로 부착하는 단계를 포함한다. 그러나, 구조물의 특정 층들을 순차적으로 부착하는 것은 몇가지 단점이 있다. 예를 들면, 어떤 물질들은 다른 물질 상에서 원하는 정밀도 및 균일성을 갖도록 부착되거나 형성되지 않는다. 또한, 어떤 물질들은 그 위에 형성되거나 부착되는 다른 물질들을 지지할 충분한 강도를 제공하지 못한다. 더욱이, 일부 물질과 관련된 제조 비용 및 전기 도금과 같은 처리는 특정의 층들을 순차적 순서로 부착하는 것을 부적절하게 만든다.
용량성 및 저항성 요소를 둘 다 가질 뿐만 아니라 종래의 처리 단계와 관련된 문제점들을 극복하는 다층 구성 형성 방법을 제공하는 것이 요구되고 있다. 본 발명은 저항기 및 커패시터 형성을 위한 상기와 같은 다층 구성을 형성하는 방법을 제공한다. 이 방법에 의해 형성된 구조물은 높은 용량성, 더 큰 열전도성 및 더 큰 유연성을 제공하면서 저항기 요소를 또한 통합한다. 본 발명의 방법은 또한 조립 중에 상기와 같은 구조물 및 그 성분 층들의 더 나은 정밀도 및 균일성을 나타낸다. 이 방법은 또한 그러한 다층 구성의 제조시에 비용 효율성을 최대화한다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
본 발명에서 제공하는 저항기 및 커패시터 형성을 위한 다층 구성 형성 방법이 달성하고자 하는 목적은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation본 발명의 기술적 목적이 무엇인지 파악해야 한다.
-
2정보 추출
information_extraction종래 기술의 문제점과 본 발명이 해결하고자 하는 요구 사항을 추출한다.
- 용량성 및 저항성 요소를 둘 다 가질 뿐만 아니라 종래의 처리 단계와 관련된 문제점들을 극복하는 다층 구성 형성 방법을 제공하는 것이 요구되고 있다.
- 본 발명은 저항기 및 커패시터 형성을 위한 상기와 같은 다층 구성을 형성하는 방법을 제공한다.
-
3근거 선택
evidence_selection본 발명의 방법이 제공하는 구체적인 효과와 목적을 기술한 문장을 선별한다.
- 이 방법에 의해 형성된 구조물은 높은 용량성, 더 큰 열전도성 및 더 큰 유연성을 제공하면서 저항기 요소를 또한 통합한다.
- 이 방법은 또한 그러한 다층 구성의 제조시에 비용 효율성을 최대화한다.
-
4논리 통합
logical_integration종래의 문제점(용량성/저항성 요소 동시 확보 필요성, 제조 공정 문제)을 해결하면서 얻는 이점들을 통합한다.
-
5결론 도출
conclusion_formulation높은 용량성, 열전도성, 유연성을 제공하고 저항기 요소를 통합하며, 정밀도, 균일성 및 비용 효율성을 확보하는 것이 목적임을 도출한다.
- 높은 용량성, 더 큰 열전도성 및 더 큰 유연성을 제공하면서 저항기 요소를 또한 통합한다.
- 조립 중에 상기와 같은 구조물 및 그 성분 층들의 더 나은 정밀도 및 균일성을 나타낸다.
- 이 방법은 또한 그러한 다층 구성의 제조시에 비용 효율성을 최대화한다.
-
6답변 생성
answer_generation질문에 대해 문맥에 근거하여 종합적인 목적을 기술한다.
최종 답변 (final_answer)
본 발명의 목적은 높은 용량성, 더 큰 열전도성 및 더 큰 유연성을 제공하면서 저항기 요소를 통합하는 다층 구성을 형성하는 방법을 제공하는 것이다. 또한, 조립 시 구조물과 성분 층들의 더 나은 정밀도 및 균일성을 나타내고, 제조 시 비용 효율성을 최대화하는 것을 목적으로 한다.
핵심 해석 (core_interpretation)
본 발명은 기존 제조 공정의 문제점을 극복하고, 높은 용량성, 열전도성, 유연성을 제공하면서 저항기 요소를 통합하는 다층 구성을 효율적이고 정밀하게 형성하는 방법을 제공한다.