이미지 센서, 이미지 센서 모듈의 제조 방법 및 이미지 센서의 제조 방법 document_id A220623055120

CMOS 이미지 센서는, CCD 이미지 센서와 비교하여 단일 전원, 저소비 전력이고 또한 표준 CMOS 프로세스에 의해 제조할 수 있기 때문에, 시스템 온 칩이 용이하다고 하는 이점이 있다. 최근, CMOS 이미지 센서는, 이 이점에 의해 고급 일안 리플렉스의 디지털 스틸 카메라나 휴대 전화까지 사용되기 시작하고 있다. 도 54 및 도 55에, 각각 CCD 이미지 센서와, CMOS 이미지 센서를 간략화한 구성을 도시한다. 도 54에 도시하는 CCD 이미지 센서(1)는, 촬상 영역(2) 내에 화소로 되는 복수의 수광 센서(광전 변환 소자)(3)가 규칙적으로 예를 들면 2차원 매트릭스 형상으로 배열됨과 함께, 각 수광 센서 열에 대응해서 신호 전하를 수직 방향으로 전송하는 CCD 구조의 수직 전송 레지스터(4)가 배치되고, 또한 각 수직 전송 레지스터(4)에 접속되어 신호 전하를 수평 방향으로 전송하는 CCD 구조의 수평 전송 레지스터(5)가 배치되고, 이 수평 전송 레지스터(5)의 종단에 전하 전압 변화해서 출력하는 출력부(6)가 접속되어 이루어진다. 이 CCD 이미지 센서(1)에서는, 촬상 영역(2)에서 수광한 광을 각 수광 센서(3)에서 신호 전하로 변환해서 축적하고, 이 각 수광 센서(3)의 신호 전하를 판독 게이트부(7)를 통해서 수직 전송 레지스터(4)에 판독하여 수직 방향으로 전송한다. 또한, 수직 전송 레지스터(4)로부터 1라인마다 수평 전송 레지스터(5)에 판독한 신호 전하는, 수평 방향으로 전송해서 출력부(6)로부터 전압 신호로 변환해서 촬상 신호로서 출력한다. 한편, 도 55에 도시하는 CMOS 이미지 센서(11)는, 촬상 영역(12) 내에 복수의 화소(12)가 배열된 촬상 영역(13)과, 제어 회로(14)와, 수직 구동 회로(15)와, 컬럼부(16)와, 수평 구동 회로(17)와, 출력 회로(18)를 구비해서 구성된다. 촬상 영역(12)에서는, 복수의 화소(12)가 2차원적으로 규칙 배열, 예를 들면 2차원 매트릭스 형상으로 배열된다. 각 화소(12)는 광전 변환 소자(예를 들면, 포토다이오드)와 복수의 MOS 트랜지스터로 형성된다. 제어 회로(14)는, 입력 클럭과, 동작 모드 등을 명령하는 데이터를 수취하고, 또한 이미지 센서의 정보를 포함하는 데이터를 출력한다. 이 CMOS 이미지 센서(11)에서는, 수직 구동 회로(15)로부터의 구동 펄스에 의해 화소(12)의 행이 선택되고, 선택된 행의 화소(12)의 출력이 수직 선택선(21)을 통해서 컬럼부(16)에 보내진다. 컬럼부(16)에서는 컬럼 신호 처리 회로(19)가 화소(12)의 열에 대응해서 배열되어 있고, 1행분의 화소(12)의 신호를 받고, 그 신호에 CDS(Correlated Double Sampling: 고정 패턴 노이즈 제거의 처리)나 신호 증폭이나 아날로그/디지털(AD) 변환 등의 처리가 행해진다. 그리고, 수평 구동 회로(17)에 의해 컬럼 신호 처리 회로(19)가 순서대로 선택되고, 그 신호가 수평 신호선(20)에 유도되어, 출력 회로(18)로부터 촬상 신호로서 출력된다. 도 56의 A, B에, CCD 이미지 센서(1)와 CMOS 이미지 센서(11)의 각 주사선에 대응한 화소행의 축적 타이밍차트를 나타낸다. CCD 이미지 센서(1)의 경우에는, 동일한 기간 동안에 각 수광 센서(3)에 신호 전하를 축적하고, 모든 화소에서 수광 센서(3)로부터 신호 전하를 동시에 수직 전송 레지스터(4)에 판독하고 있다. 즉, 도 56의 A에 도시하는 바와 같이, 임의의 프레임의 축적 기간에서 모든 행의 화소가 동일 시각에 축적된다. 이에 의해, 축적의 동시성이 얻어져, 동시 전자 셔터를 가능하게 하고 있다. 이에 대하여, CMOS 이미지 센서(11)의 경우에는, 기본적인 동작 방식으로부터, 신호를 출력한 화소(12)는 그 시점부터 다시 광전 변환한 신호의 축적을 개시하기 때문에, 도 56의 B에 도시하는 바와 같이, 임의의 프레임 기간에서 보면 주사 타이밍에 따라서 축적의 기간이 어긋난다. 이에 의해, 축적의 동시성이 얻어지지 않아, 동시 전자 셔터가 얻어지지 않는다. 즉, CMOS 이미지 센서(11)는, CCD 이미지 센서와 같은 전송 타이밍을 어긋나게 하는 수직 전송 레지스터가 없기 때문에, 화소의 축적 시간을 리세트 타이밍에서 조절해서 데이터를 컬럼 신호 처리 회로에 보내는 타이밍을 조절하고 있다. 이 때문에, 신호 전하의 축적 기간을 어긋나게 할 필요가 있고, 모든 화소를 동일 타이밍에서 전하 축적하는 동시 셔터화를 할 수 없다(비특허 문헌 1의 179페이지 참조). 특히, 고속으로 움직이는 화상의 촬영일 때, 이 차이가 나온다. 도 57의 A, B는 고속으로 회전하는 날개를 CCD 이미지 센서와 CMOS 이미지 센서에서 기록한 경우의 기록 화상을 도시한다. 도 57의 A, B로부터 알 수 있는 바와 같이, CCD 이미지 센서에서 기록한 날개(25)는 정상적으로 기록되지만, CMOS 이미지 센서에서 기록한 날개(25)는 형태가 왜곡되어 기록된다(비특허 문헌 1의 180페이지 참조). [비특허 문헌 1] CQ 출판 주식회사 2003년 8월 10일 발행, 요네모토 카즈야 저「CCD/CMOS 이미지 센서의 기초와 응용」179∼180페이지 전술한 CMOS 이미지 센서에서의 고속으로 움직이는 화상의 촬영의 대책으로서, 도 52 및 도 53에 도시하는 구성이 제안되어 있다. 이 CMOS 이미지 센서(31)는, 표면 조사형의 CMOS 이미지 센서에 적용한 경우이며, 도 52의 평면 블록 레이아웃으로 나타내는 바와 같이, 1개의 반도체 칩의 소요 영역에, 광전 변환 소자인 포토다이오드와 복수의 MOS 트랜지스터로 이루어지는 화소를 배열해서 이루어지는 촬상 영역, 소위 포토다이오드 PD 센서 회로 영역(32)을 형성하고, 이 포토다이오드 PD 센서 회로 영역(32)에 인접해서 각 화소에 접속한 복수의 아날로그/디지털(AD) 변환 회로 및 메모리 수단을 배치한 ADC 메모리 영역(33)을 형성해서 구성된다. 도 53에, CMOS 이미지 센서(31)의 단위 화소의 단면 구조를 도시한다. 이 예에서는，n형 반도체 기판(35)에 p형 반도체 웰 영역(36)을 형성하고, 화소 분리 영역(37)에서 구획된 각 영역의 p형 반도체 웰 영역(36)에 포토다이오드 PD와 복수의 MOS 트랜지스터 Tr로 이루어지는 단위 화소(38)를 형성하고, 기판 표면측에 층간 절연막(43)을 개재하여 다층, 예를 들면 1층째 배선(441), 2층째 배선(442), 3층째 배선(443)이 형성된 다층 배선층(39)을 형성하고, 또한 이 위에 컬러 필터(41) 및 온 칩 마이크로 렌즈(42)를 형성해서 표면 조사형으로 구성된다. 포토다이오드 PD는, n형 반도체 영역(46)과 표면의 어큐뮬레이션층으로 되는 p+ 반도체 영역(47)을 가진 매립형 포토다이오드로 구성된다. 화소를 구성하는 MOS 트랜지스터 Tr은, 도시하지 않은 예를 들면, 판독 트랜지스터, 리세트 트랜지스터, 증폭 트랜지스터를 가진 3트랜지스터 구조, 또한 수직 선택 트랜지스터를 부가한 4트랜지스터 구조로 할 수 있다. 이 CMOS 이미지 센서(31)에서는, 포토다이오드에서 광전 변환한 후에는 일제히 아날로그/디지털 변환시켜, 메모리 수단에 데이터로서 유지하고, 그 후, 메모리 수단으로부터 순차적으로 판독하도록 하고 있다. 이 구성은, 아날로그/디지털 변화한 신호를 메모리 수단에 일단 유지한 후 신호 처리하기 때문에, 동시 셔터를 가능하게 한다. 그러나, 도 52의 구성의 CMOS 이미지 센서에서는，1개의 반도체 칩 내에 포토다이오드 PD 센서 회로 영역(32)과, ADC 메모리 영역(33)을 갖기 때문에, 화소수를 늘려 고해상도화했을 때에 그 단위 화소, 즉 미세 화소의 개구 면적이 작아져, 큰 감도가 얻어지지 않는다. 그리고, 칩 사용 효율이 나빠 면적의 증대가 있어, 코스트 업은 피할 수 없다.