상호연관 이중 샘플링 회로 document_id A220623055975

이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여, 이미지를 캡쳐(capture)하는 장치를 뜻한다. 이미지 센서는 씨모스(CMOS)로 이루어지는 단위 화소(pixel)를 많이 이용하며, CMOS 로 이루어지는 단위 화소를 이용한 이미지 센서를 씨모스 이미지 센서(CIS: CMOS image sensor)라 한다. 이러한 씨모스 이미지 센서는 일반적으로 상호연관 이중 샘플링(CDS: Correlated Double Sampling) 방식으로 구동되며, 단위 화소의 출력 신호를 저장하며 이 저장된 신호는 아날로그 디지털 변환기(ADC: analog digital converter)를 통하여 디지털 코드로 변환된다. 즉, 아날로그 디지털 변환기에 상호연관 이중 샘플링 회로가 포함되는 것이다. 아날로그 디지털 변환기에는 픽셀 어레이(pixel array)에의 칼럼 수(column)만큼 비교기들을 포함한다. 이 비교기들은 픽셀 신호를 디지털 신호로 변환해주는 기능을 수행하기 때문에 출력 이미지의 화질에 큰 영향을 미치는 중요 구성이 된다. 도 1은 일반적인 씨모스 이미지 센서 회로를 나타내는 도면이다. 도 1을 참조하면, 상호연관 이중 샘플링(CDS: Correlated Double Sampling) 방식으로 구동되는 씨모스 이미지 센서(CIS: CMOS image sensor) 회로(100)가 도시되어있다. 일반적인 상호연관 이중 샘플링 회로(100)는 액티브 픽셀 센서 어레이(active pixel sensor array)(11) CDS 동작 가능한 ADC(12), 데이터 래치 및 수평 디코더(Data latch 0026# Horizontal decoder)(13), 램프 신호 발생기(ramp signal generator)(14), 로우 드라이버(row driver)(15), 및 타이밍 제어 신호 발생기(timing generator)(16)를 구비한다. ADC(12)는 내부적으로 액티브 픽셀 어레이(11)의 칼럼 수만큼의 단위 CDS 회로를 포함한다. 또한, 1차원적으로 배열된 칼럼(액티브 픽셀 어레이(11) 내의 칼럼)들이 동시에 아날로그 - 디지털 변환 동작을 수행하기 때문에, 일반적으로 단일 기울기 ADC(single-slope ADC)를 사용한다. 도 1에 도시된 CDS 방식의 씨모스 이미지 센서의 각 구성 및 동작은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 자명한 것이므로, 상세한 설명은 생략하도록 한다. 도 2는 기존의 상호연관 이중 샘플링 회로를 나타내는 도면이다. 도 2를 참조하면, 상호연관 이중 샘플링 회로(230)는 비교기(250) 및 C0, C1 커패시터를 구비한다. 단위 화소 회로(210)는 4개의 트랜지스터들(M1, M2, M3, M4)와 포토 다이오드(D1)를 포함한다. 상호연관 이중 샘플링 회로(230)는 램프 신호(VRAMP)를 이용하여 단위 화소 회로(210)의 출력 신호(VIN)를 상호 연관 이중 샘플링(correlated double sampling)하여 디지털 신호로 변환한다. 상호연관 이중 샘플링 회로(230)는 내부적으로, 다수개의 스위치들(S1, S2), 3개의 커패시터들(C1, C2), 및 인버터(미도시)를 구비하는 비교기(250)를 구비한다. 도 2에 도시된 상호연관 이중 샘플링 회로(230)는 동작 및 구성이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어서 자명한 것이므로, 상세한 설명은 생략하기로 한다. 이하에서는 도 2의 상호연간 이중 샘플링 회로(230)에 있어서, 단위 화소 회로(210)의 출력 신호 VIN 이 비교기(250)로 입력되면서 발생하게 되는 신호 감소를 설명한다. 도 2를 참조하면, 종래의 상호연관 이중 샘플링 회로(230)에 있어서, 비교기(250)는 단위 화소 회로(210)에서 출력되는 신호 VIN을 직접적으로 인가받지 않고, C2 커패시터를 통하여 전송받는다. 단위 화소 회로(210)와 비교기(250)의 입력단 사이에 어떠한 논리 소자(도 2에서는, 기생 커패시터(Cpara)(270))가 구비되게 되면, 상기 논리 소자를 형성시키기 위하여 p-n 접합(p-n junction), 산화층(oxide layer)의 형성, 배선 메탈(routing metal), 및 메탈 컨택(metal contact) 등이 생기게 된다. 그러면, p-n 접합(p-n junction), 산화층(oxide layer)의 형성, 배선 메탈(routing metal), 및 메탈 컨택(metal contact) 등에 의하여, 비교기(250)의 입력단 쪽에는 게이트 옥사이드 커패시터(gate-oxide capacitor), junction capacitor 등의 기생 커패시터(parasitic capacitor)들이 발생하게 된다. 비교기(250)의 입력단 쪽에 기생 커패시터가 발생하게 되면, 단위 화소 회로(210)에서 출력되는 신호(Vin)가 손실되어(신호의 크기가 감소되어) 비교기(250)의 실제 입력단으로 전송된다. 비교기(250)의 입력단 쪽에 발생하는 기생 커패시터를 Cpara 라고 한다면, 비교기(250)의 실제 입력단(도 2의 제3 노드(N3))에 전송되는 신호 Vin1 은 이하의 수학식 (1)과 같아진다. ```````````(1) 여기서, Vres 는 플로팅 확산 노드(FD)가 리셋 되었을 때 단위 화소 회로(310)에서 출력되는 전압 레벨을 뜻하고, Vsig는 전송 트랜지스터(M2)가 턴 온 되었을 때 단위 화소 회로(210)에 출력되는 전압 레벨을 뜻한다. 그리고, 수학식 (1)의 C2는 비교기(250)의 입력단과 단위 화소 회로(210)의 출력단 사이에 연결된 커패시터인 제2 커패시터(C2)의 커패시턴스(capacitance)를 나타낸다. Cpara 는 비교기(250)의 입력단에 발생하게 되는 기생 커패시터의 커패시턴스를 나타낸다. 이미지 센서는 갈수록 소형화 및 고화질화 되어 가고 있다. 따라서 하나의 단위 화소의 크기가 작아지므로 픽셀 핏치(pixel pitch)가 작아지고 배선 라인(routing line)간의 간격이 좁아지게 되는 것이다. 픽셀 핏치(pixel pitch)가 작아지고 배선 라인(routing line)간의 간격이 좁아지면, 기생 커패시터(Cpara)의 값은 무시할 수 없을 정도로 커지게 된다. 그에 따라서, 비교기(350)로 실제 입력되는 영상 신호 Vin1 또한 상당한 전압 강하가 발생하게 되는 것이다. 영상 신호가 작아지면, 그만큼 출력되는 이미지 화면의 감도(sensitivity)가 감소되는 문제가 생기게 된다. 또한, 비교기(350)로 입력되는 신호의 손실로 인하여 램프 신호(Vramp)의 기울기도 그 비율만큼 낮춰야 하므로, 수평 노이즈(horizontal noise)와 같은 램프 신호 발생기(14) 자체의 회로에 의하여 발생되는 노이즈는 영상 신호에 비하여 증가하게 되는 문제가 있다. 영상 신호의 크기는 감소하는데 비하여, 노이즈의 크기는 그대로 이므로, 출력되는 이미지 화면에서 노이즈는 상대적으로 더욱 크게 나타나게 되기 때문이다.