문맥 (context)
도 12에는, 표시장치용 드라이버로서 ＣＯＦ(Chip On Film)법을 적용하여 작제된 종래의 반도체장치 100A의 구성의 일례가 도시되고 있다.
동 도면에 나타내는 바와 같이, 이 반도체장치 100A는, ＩＣ(Integrated Circuit)칩으로서 구성된 반도체소자(12)과, 기판으로서 기능하는 필름으로 구성된 절연성 필름(18)을 가지고 있으며, 반도체소자(12)가 절연성 필름(18)에 탑재됨으로써 구성되고 있다.
반도체소자(12)에는, 각각 미리 정해진 위치에 배치된 4개의 저항기 80a,80b,80c,80d가 직렬접속되어 구성되고, 해당 반도체소자(12)로부터 표시장치에 대하 출력하는 출력 전압의 기준이 되는 레퍼런스 전압을 생성하는 저항 래더(80)가 구비되고 있다. 또한 반도체소자(12)에는, 해당 반도체소자(12)의 제1 변을 따라 형성된 5개의 저항 래더용 전극 82a,82b,82c,82d,82e가 구비되고 있다. 또한, 반도체소자(12)에는, 저항 래더용 전극 82a 및 저항 래더용 전극 82e와 저항 래더(80)의 상기 직렬접속의 단부를 접속하는 반도체소자 내부배선 86과, 저항 래더용 전극 82b∼82d와 저항 래더(80)의 상기 직렬접속의 중간 접속부를 접속하는 반도체소자 내부배선 88이 구비되고 있다. 또한, 저항 래더용 전극 82a의 표면상에는 Ａｕ(금) 범프 84a가, 저항 래더용 전극 82b의 표면상에는 Ａｕ범프 84b가, 저항 래더용 전극 82c의 표면상에는 Ａｕ범프 84c가, 저항 래더용 전극 82d의 표면상에는 Ａｕ범프 84d가, 저항 래더용 전극 82e의 표면상에는 Ａｕ범프 84e가, 각각 설치되고 있다.
한편, 절연성 필름(18)에는, 해당 절연성 필름(18)의 반도체소자(12)가 탑재되지 않는 비탑재 영역에 설치되어 외부접속용 단자로서 기능하는 입력측 아우터 리드(22) 및 출력측 아우터 리드(24)가 구비되고 있다. 또한 절연성 필름(18)에는, 절연성 필름(18)의 반도체소자(12)가 탑재되는 탑재 영역에 형성되어 대응하는 저항 래더용 전극 82a,82b,82c,82d,82e에 접속되는 저항 래더용 접속 노드 21a와, 상기 비탑재 영역에서 상기 탑재 영역에 걸쳐 형성되어 입력측 아우터 리드(22)와 저항 래더용 접속 노드 21a를 접속하는 저항 래더용 접속 패턴(21)이 구비되고 있다.
반도체장치 100A에서는 입력측 아우터 리드(22)로부터 신호를 입력하고, 반도체소자(12)안에 있어서 소정의 변환을 실시한 후, 출력측 아우터 리드(24)로부터 변환후의 신호를 출력한다. 또한, 도 12에서는, 착종을 회피하기 위해, 반도체소자(12)의 내부회로에 대해서는 저항 래더(80)만을 도시하고, 그 외의 내부회로(예를 들면 로직부, 레벨 변환부, 래치부, DA변환부, 전압 생성부 등)의 도시는 생략하고 있다.
도 12에도 나타내는 바와 같이, 일반적으로 저항 래더는, 반도체소자(12)의 짧은 변과 영역의 형편상, 구부릴 수 있는 배치가 된다. 또한 도 12에 도시되는 저항 래더는 일례로서 도 13에 도시되는 회로 구성이 되지만, 이 회로의 특성을 변동시키지 않기 위해 반도체소자 내부배선 86과 반도체소자 내부배선 88, 특히 반도체소자 내부배선 86의 임피던스를 최대한 낮게 할 필요가 있으며, 이 때문에 반도체소자 내부배선 86 및 반도체소자 내부배선 88의 배선 폭을 굵게 할 필요가 있고, 이 결과로서 반도체소자(12)의 면적을 크게 할 필요가 있다는 문제가 있었다.
이 문제를 해결하기 위해 적용할 수 있는 기술로서, 특허문헌 1에는, 반도체장치의 소형화 및 경량화를 실현하는 것을 목적으로 하여, 기판 위에 형성된 배선 패턴과 반도체소자 상의 주변부에 있어서의 제1접속 단자형성 영역에 형성된 제1접속 단자를 접속하는 것으로 반도체소자를 기판 위에 실장하여 이루어지는 반도체장치에 있어서, 상기 반도체소자 위에, 상기 제1접속 단자형성 영역 외에도, 상기 반도체소자에 신호를 입력 혹은 상기 반도체소자로부터 신호를 출력하는 제2접속 단자를 구비하고, 상기 기판 위에, 상기 제2접속 단자와 상기 배선 패턴을 접속하는 및/또는 상기 제2접속 단자와 별도의 제2접속 단자를 접속하는 접속용 배선을 구비하는 것을 특징으로 하는 기술이 개시되고 있다.
이 기술에 의하면, 반도체소자회로와 배선 패턴과의 접속을 접속용 배선으로도 행할 수 있기 때문에, 표면 또는 내부에서 인회하고 있던 배선을 접속용 배선으로 대용할 수 있는 결과, 반도체소자의 소형화 및 경량화를 실현할 수 있다.
[특허문헌 1] 일본국 공개특허공보 특개 2006-80167호
지시문 (instruction)
제시된 정보에 근거하여 해당 현상이나 판단의 이유를 설명하라. 원인과 결과 또는 비교 대상 사이의 관계를 함께 고려하라.
질문 (question)
종래의 반도체장치 100A에서 저항 래더(80)의 회로 특성을 변동시키지 않기 위해 반도체소자 내부배선 86 및 88에 요구되는 조건과 그로 인해 발생하는 문제는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation저항 래더의 특성 유지를 위한 내부배선의 요구 조건과 그에 따른 부작용(문제점)을 파악해야 한다.
-
2정보 추출
information_extraction회로 특성 변동 방지를 위한 배선의 임피던스 및 배선 폭에 관한 정보를 추출한다.
- 이 회로의 특성을 변동시키지 않기 위해 반도체소자 내부배선 86과 반도체소자 내부배선 88, 특히 반도체소자 내부배선 86의 임피던스를 최대한 낮게 할 필요가 있으며, 이 때문에 반도체소자 내부배선 86 및 반도체소자 내부배선 88의 배선 폭을 굵게 할 필요가 있고
-
3근거 선택
evidence_selection임피던스를 낮추기 위해 배선 폭을 굵게 해야 한다는 인과관계를 확인한다.
- 반도체소자 내부배선 86의 임피던스를 최대한 낮게 할 필요가 있으며, 이 때문에 반도체소자 내부배선 86 및 반도체소자 내부배선 88의 배선 폭을 굵게 할 필요가 있고
-
4논리 통합
logical_integration배선 폭이 굵어짐에 따라 발생하는 최종적인 문제점(면적 증가)을 연결한다.
- 이 결과로서 반도체소자(12)의 면적을 크게 할 필요가 있다는 문제가 있었다.
-
5결론 도출
conclusion_formulation요구 조건(임피던스 저하를 위한 배선 폭 확대)과 문제점(반도체소자 면적 증대)을 정리한다.
- 임피던스를 최대한 낮게 할 필요가 있으며... 배선 폭을 굵게 할 필요가 있고, 이 결과로서 반도체소자(12)의 면적을 크게 할 필요가 있다는 문제가 있었다.
-
6답변 생성
answer_generation질문에 대해 요구 조건과 문제점을 명확히 구분하여 답변을 작성한다.
- 임피던스를 최대한 낮게 하기 위해 배선 폭을 굵게 해야 하며, 이로 인해 반도체소자의 면적이 커지는 문제가 발생함
최종 답변 (final_answer)
저항 래더의 회로 특성을 변동시키지 않기 위해서는 반도체소자 내부배선 86 및 88(특히 86)의 임피던스를 최대한 낮게 해야 하며, 이를 위해 배선 폭을 굵게 할 필요가 있다. 이로 인해 발생하는 문제는 반도체소자(12)의 면적을 크게 해야 한다는 점이다.
핵심 해석 (core_interpretation)
회로의 전기적 특성(임피던스) 유지를 위한 물리적 설계 요구사항과 그로 인한 소형화 저해 간의 인과관계