반도체 패키지의 다열 리드프레임 및 그 제조방법 document_id A220623056623

일반적으로 반도체 패키지는 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 반도체 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다. 그리고 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 리드프레임의 반도체 패키지가 주목받고 있다. 도 1은 종래 반도체 장치의 제조방법에 의해 리드프레임을 제조하는 공정을 보인 개념도로서, 일본공개특허 제 2007-157846 호에 언급된 기술내용이다. 그래서 도 1의 (A)에서, 동, 동합금 또는 철 합금 등으로 되는 소정 두께의 리드프레임 소재(23)를 준비하고, (B)에서 그 표면을 각각 제 1 및 제 2 레지스트 막(24, 25)으로 코팅 처리 한 뒤, (C)에서 제 1 및 제 2 레지스트 막(24, 25)에 각각 노광 처리 및 현상 처리를 수행한다. 그리고 리드프레임 소재(23)의 표면측에 반도체 소자(13)로부터의 본딩 와이어(Bonding Wire)(15)의 접합 단자(14, 14a) 및 이것에 접합되는 리드(17) 부분을 노출시킨 바깥쪽 배선 패턴(26)을 형성한다. 또한 리드프레임 소재(23)의 이면측에 단자 패드(11)가 되는 부분을 노출시킨 이면 배선 패턴(27)을 형성한다. 그런 다음 (D)에서 제 1 및 제 2 레지스트 막(24, 25)에 따라서 바깥쪽 배선 패턴(26) 및 이면 배선 패턴(27)이 형성되는 리드프레임 소재(23)의 표면 노출부에 귀금속 도금(21)(내 에칭 도금 처리)을 각각 수행한다. 이 귀금속 도금(20, 21)은 이하의 공정으로 사용하는 에칭액에 대하여 용해되지 않고, 내 에칭 도금 피막으로서 작용한다. 또한 (E)에서 이면측의 제 2 레지스트 막(25)을 제거하고, (F)에서 귀금속 도금(20, 21)을 내 에칭용의 레지스트 막으로서 리드프레임 소재(23)의 이면측의 하프 에칭을 수행한다. 이 경우 리드프레임 소재(23)의 표면측은 귀금속 도금(20)과 제 1 레지스트 막(24)으로 덮이기 때문에 제 2 레지스트 막(25)으로 형성되는 이면 배선 패턴(27)의 노출 부분만이 하프 에칭되고 움푹 들어간 부분(29)이 형성된다. 하프 에칭의 깊이는 리드프레임 소재(23)의 두께의 4/5 ~ 1/2 정도로 충분하다. 이에 따라 그리드 배열상에 배치되는 단자 패드(11)가 되는 부분이 돌출한 상태가 된다. 또한 (G)에서 표면측의 제 1 레지스트 막(24)을 제거한다. 그리고 (H)에서 이면측의 하프 에칭되는 움푹 들어간 부분(29)에 수지(19)를 몰드 금형 장치를 이용하여 주입한다. 이 금형 장치에 있어서는, 금형과 단자 패드(11)가 되는 귀금속 도면(21)과의 표면과의 사이에 틈이 있는 것과 수지로 단자 패드(11)의 표면이 더러워지는 것이 되기 때문에 그 틈이 충분히 작아지도록(예를 들면, 10마이크로미터 이하) 금형을 귀금속 도금(21)에 강요하면서 수행한다. 이에 따라 각 단자 패드(11)가 수지(19)에 따라 연결된다. 또한 표면측의 제 1 레지스트 막(24)의 박리는 수지(19)를 움푹 들어간 부분(29)에 주입한 뒤에 수행할 수도 있다. 또한 (I)에서 리드프레임 소재(23)의 표면측의 에칭 처리를 수행한다. 이 경우 리드프레임 소재(23)의 표면측의 귀금속 도금(20)이 내 에칭용의 레지스트 막으로서 작용한다. 따라서 각 접합 단자(14)와 각 리드(17)에 접합되는 접합 단자(14a)가 전기적으로 비접한 상태로 분리된다. 또한 분리한 각 접합 단자(14, 14a) 및 리드(17)는 수지(19)로 연결되고, 리드프레임 베이스(12)를 형성하게 된다. 이상의 공정으로 형성되는 리드프레임 베이스(12)의 중앙에 도 1의 (J)에서 보이듯이, 반도체 소자(13)를 탑재하고, 접합 단자(14, 14a)와 반도체 소자(13)의 각 전극 패드(22)를 본딩 와이어(15)로 연결하는 와이어 본딩을 수행한다. 그리고 금형 장치(도면상에 미도시)를 이용하여 이면에 단자 패드(11)를 노출시킨 상태에서, 리드프레임 베이스(12), 반도체 소자(13) 및 본딩 와이어(15)를 패키징(Packing)을 수행한다. 이에 따라 반도체 장치(10)는 완성되는데, 이면측에 노출한 단자 패드(11)의 표면에 또한 귀금속 도금이나 용접에 따라서 패딩해도 좋고, 이면측의 수지(19)를 약품 또는 레이저를 이용하여 일부 제거하고, 단자 패드(11)를 돌출시킨다. 그런 다음 (K)에서와 같이 격자 상에 병렬되는 반도체 자치(10)의 분리를 수행하고, 각각의 반도체 장치(10)를 완성하게 된다. 그래서 기존의 리드프레임 소재를 이용하여 다열 리드프레임을 제조하는 방법의 경우 감광성 포토레지스트(액상, 고상)를 이용하여 패턴을 형성하며, 이를 표면 처리 도금(Ni, Pd, Au, Ag) 후 하부에 내 도금성의 수지를 사용하여 상부만 알칼리 에칭을 이용하여 다열 I/O 및 반도체 칩이 실장되는 패드(Pad)를 형성한다. 이후 고객사의 와이어 본딩을 통해 반도체 칩을 실장한 후 에폭시 몰드 컴파운드(Epoxy Molding Compound, EMC)를 사용하여 몰딩을 진행한 후 하부의 에칭 레지스터 수지를 제거한 후 다시 백 에칭 공정을 통해 하부의 다열 패드부분을 완성한다. 이 방법을 통하여 일반적인 리드프레임의 제조 공법(에칭, 스템핑)과 달리 PWB(Printed Wiring Board)에서 구현 가능했던 단위 크기에서의 다열 I/O Pad 구현하여, PWB 보다 상대적으로 저렴한 공정 비용, 우수한 열 방출 및 전기적 특성을 갖는 박형의 리드프레임 제작이 가능하였다. 그러나 고객사에서 리드프레임 제품의 습기를 제거하기 위한 건조 공정(180℃ 이상)과 반도체 칩 실장을 위한 페이스트 도포, 에폭시 몰드 컴파운드 주입 후 고온 공정 조건(175℃이상)에 대해 하부에 에칭레지스터로 사용하는 고분자 물질(액상, 필름)에 제약 및 추가적인 고가의 기능성 물질이 필요하게 된다. 또한 상부에 감광성 수지를 사용하여 도금을 위한 노광, 현상, 박리 공정 이후 하부에 에칭 레지스터용 수지를 다시 도포하는 공정을 진행하는 추가 공정이 필요하게 된다. 이는 제조 경비의 상승 및 제조 시간에 영향을 미치며 추가 공정의 도입에 따른 공정 불량률 또한 증가하게 된다.