도포, 현상 장치 및 그 방법 그리고 기억매체 document_id A220623056939

반도체 디바이스나 LCD 기판의 제조 프로세스에 대해서는 포토리소그래피로 불리는 기술에 의해 기판에 대해서 레지스트 패턴의 형성이 행해지고 있다. 이 기술은, 예를 들면 반도체 웨이퍼(이하 웨이퍼라고 한다) 등의 기판에, 레지스트액을 도포해 해당 웨이퍼의 표면에 액막을 형성하고 포토마스크(photomask)를 이용해 해당 레지스트막을 노광한 후, 현상 처리를 행하는 것으로 원하는 패턴을 구하는 일련의 공정에 의해 행해지고 있다. 이러한 처리는, 일반적으로 레지스트액의 도포나 현상을 실시하는 도포, 현상 장치에 노광 장치를 접속한 레지스트 패턴 형성 장치를 이용해 행해지지만, 도포, 현상 장치의 처리 속도를 더욱 증대시키기 위해 노광 처리전의 모듈을 수납하는 영역과 노광 처리 이후의 모듈을 수납하는 영역을 상하에 배치해, 각각의 영역에 반송 수단을 설치함으로써 반송 수단의 부하를 경감해 반송 효율을 높여 이것에 의해 도포, 현상 장치의 수율을 향상시키는 구성이 특허 문헌 1에 제안되고 있다. 본 기술은, 예를 들면 도 19에 나타나는 바와 같이 캐리어 블럭(S1)과 처리 블럭(S2)과 인터페이스 블럭(S3)을 이 순서로 횡방향에 접속해 설치함과 동시에, 상기 처리 블럭(S2)은, 현상 처리를 행하는 현상 블럭(B1, B2)과 레지스트액의 도포 처리를 실시하는 도포 블럭(B4)와 레지스트액의 도포의 전후에 각각 반사 방지막의 형성을 행하는 반사 방지막 형성 블럭(B3, B5)을 서로 적층해 구성되어 있다. 상기 처리 블럭(S2)의 각 블럭(B1~B5)에는, 현상 처리나 레지스트액의 도포 처리, 반사 방지막 형성용의 약액의 도포 처리 등의 액처리를 행하기 위한 액처리부와 상기 액처리 전후의 처리를 실시하는 처리유닛을 다단에 배열한 선반 유닛과 액처리부와 선반 유닛의 각부와의 사이에 웨이퍼(W)의 반송을 행하는 반송 수단(A1~A5)이 설치됨과 동시에, 각 블럭(B1~B5)끼리의 사이에서의 웨이퍼(W)의 수수를 행하는 전용의 수수 아암이 설치되고 있다. 그리고 캐리어 블럭(S1)에 설치된 트랜스퍼 아암(C)에 의해 처리 블럭(S2)에 웨이퍼(W)를 반송하고 반송 수단(A1~A5)과 수수 아암(D1, D2)을 이용해 웨이퍼(W)를 소정의 처리 유닛에 반송함으로써, 이들 트랜스퍼 아암(C), 반송 수단(A1~A5), 수수 아암의 부담을 경감해, 장치 전체의 수율의 향상을 도모하고 있다. 이러한 장치에서는 예를 들면 180매/hr정도의 수율을 확보할 수가 있지만 하지만, 시장에서는 200매/hr~250매/hr정도의 새로운 고수율화를 도모하는 장치가 요청되고 있어 본 발명자 등은 이러한 높은 수율을 확보한 장치의 개발에 대해서 검토하고 있다. 그런데 상술의 장치에서는, 상기 현상 블럭(B1, B2)에 각각 설치된 상기 선반 유닛에는, 노광 후의 웨이퍼(W)를 가열 처리하는 포스트익스포져(exposure) 베이킹 모듈 등으로 불리고 있는 가열 유닛이나, 가열 유닛에 있어서의 처리 이후에 웨이퍼(W)를 소정 온도로 조정하기 위한 냉각 유닛, 현상 처리 이후의 웨이퍼(W)를 수분을 날리기 위해서 가열 처리하는 포스트베이킹 모듈 등으로 불리고 있는 가열 유닛, 이 가열 유닛에 있어서의 처리 이후에 웨이퍼(W)를 소정 온도로 조정하기 위한 온도 조절 유닛 등의 처리 유닛이 포함되어 있다. 예를 들면 상기 가열 유닛으로서는, 예를 들면 가열 플레이트와 냉각 플레이트를 구비하고 이 냉각 플레이트에 의해 메인 아암(A1,A2)와 가열 플레이트의 사이에 있어 웨이퍼(W)의 수수를 행하는, 가열과 냉각을 하나의 유닛 내에 있어 행하는 타입의 장치가 이용되고 있다. 이 때, 가열 유닛에 대해서는 현상 블럭(B1, B2)의 메인 아암(A1,A2)에 의해 웨이퍼(W)의 수수와 가열 처리 이후의 웨이퍼(W)의 수취가 행해지고 있다. 그런데 현상 블럭(B1, B2)에서는 레지스트액의 도포 블럭(B4) 등에 비해,기술과 같이 현상 처리 전후에 웨이퍼(W)에 대해서 처리를 실시하는 처리 유닛의 개수가 많고, 이 때문에 이들 처리 유닛이나 현상 처리 유닛에 대해서 웨이퍼(W)의 수수를 실시하는 메인 아암(A1,A2)의 부담이 크다. 이 결과, 다른 블럭(B3~B5)에 대해서 현상 블럭(B1, B2)의 처리 속도가 율속이 되어, 이것이 장치 전체의 수율을 저하시키는 요인이 되고 있다고 생각된다. 이 때문에 본 발명자 등은 현상 블럭(B1, B2)의 수율을 향상시키는 것에 의해, 장치 전체의 고수율화를 도모하는 것을 검토하고 있다. 삭제 [특허 문헌 1] 일본국 특개 2006－203075호 공보