비접착 패키지 부착에 의한 집적 회로 패키지-인-패키지시스템 document_id A220623057910

현대의 소비자용 전자 장치, 특히 휴대 전화, 디지털 카메라 및 음악 재생기(music player)와 같은 개인용 휴대 장치는, 점차 축소화되고 있는 물리적 공간과 성능 향상에 적합하도록 더 많은 양의 집적 회로 칩을 필요로 한다. 소형화 및 고성능화 반도체 소자에 대한 요구는, 보다 작고 보다 저렴한 반도체 소자를 제조하기 위한 새로운 기술 개발에 동기를 부여하여 왔다. 이러한 기술 중 하나는, 가급적 작은 형상 인자(form factor)의 공간에 집적 회로를 패키징하고 가급적 효율적으로 집적 회로 칩을 제조하는 과정을 포함한다. 통상적으로 많은 개별적 소자들은 동일한 웨이퍼 상에 제조된다. 다수의 소자가 개별적 장방형 유닛으로 분리되면, 각 소자는 집적 회로 칩의 형태를 취한다. 칩을 다른 회로와 접속시키기 위하여, 칩에 리드 핑거(lead finger)를 장착하고, 극세 와이어를 이용하여 칩 상의 패드를 리드 핑거에 개별적으로 연결한다. 그 후 성형 플라스틱 또는 세라믹 본체 내에 개별적으로 봉입(encapsulating)함으로써 조립체(assembly)를 패키징한다. 집적 회로 패키징 기술에 의하여, 단일 회로 보드 또는 기판 상에 장착되는 칩의 수가 증가하여 왔고, 이에 따라 회로에 필요한 부품 수의 감소가 수반되었다. 그 결과, 물리적 크기와 소자의 형태에 있어서 패키징 설계가 보다 소형화되었고, 전체 집적 회로 밀도가 상당히 증가하였다. 그러나, 집적 회로 밀도는 기판 상에 칩을 장착하기 위한 가용 면적에 의하여 계속 제한을 받고 있다. 각 소자의 패키징이 집약되도록, 각 패키지 위치(package site)에 하나 이상의 소자가 동시에 패키징될 수 있는 패키지가 개발되어 왔다. 각 패키지 위치는 개별 집적 회로 소자에 대한 기계적 지지를 제공하는 구조체이다. 또한, 각 패키지 위치는 소자가 주위의 회로와 전기적으로 접속될 수 있도록 하는 하나 이상의 상호 접속선 층(layer of interconnection line)을 제공한다. 경우에 따라서, 멀티-칩 소자는 이에 대응하고 동일한 모든 기능을 통합한 단일 집적회로 칩보다 신속하고 저렴하게 제조될 수 있다. 몇몇 멀티-칩 모듈은, 회로 밀도와 초소형화를 증가시키고 신호 전파 속도를 향상시키고 전체 소자 크기를 감소시키고 성능을 향상시키고 가격을 낮추는 것으로 밝혀졌다. 그러나, 그러한 멀티-칩 모듈은 부피가 클 수 있다. 패키지 밀도는 회로 보드 상에 칩 또는 모듈을 장착하는 데 필요한 면적에 의해 결정된다. 멀티-칩 모듈의 보드 크기를 감소시키고 그에 따라 유효 밀도를 증가시키는 한 방법은 모듈 또는 패키지 내에 칩을 수직으로 적층하는 것이다. 그러한 설계는, 수평 단층 내에 여러 칩들 및 관련 수동 부품을 나란히 결합한 종래의 패키지를 개선한 것이다. 그러나, 멀티-칩 모듈은 수직으로 또는 수평으로 배열되던지 간에 문제를 일으킬 수도 있는데, 그 이유는 칩과 칩 접속부가 시험될 수 있기 전에 일반적으로 멀티-칩 모듈이 조립되어야 하기 때문이다. 즉, 칩 상의 전기 접합 패드가 너무 작기 때문에, 패키지 내에 조립 전에 칩을 시험하는 것이 어렵다. 칩이 개별적으로 장착되고 연결될 때, 칩과 접속부는 시험될 수 있고 결함이 없는 확인된-양품-유닛(known-good-unit, KGU)이 대형 회로 내에 조립된다. 따라서 KGU를 사용하는 제조 공정이 보다 신뢰성이 있고, 불량 칩에 의해 유발되는 조립 결함이 발생할 경향이 감소한다. 종래의 멀티-칩 모듈에 있어서는, 최종 조립 전에 칩이 각각 KGU인지 확인될 수가 없다.