가공데이터 · 한국어 지식관계

고체 촬상 소자 및 카메라 시스템 document_id A220623058781

분류
의약학
라벨 상태 (label_status)
approved
문맥 (context)
최근, CCD 이미지 센서를 대신하는 고체 촬상 소자로서 CMOS 이미지 센서가 주목을 받고 있다. 그 이유는, CCD 화소의 제조에 전용 프로세스를 필요로 하고, 그 동작에는 복수의 전원 전압이 필요하고, 또한 복수의 주변 IC를 조합시켜 동작시킬 필요가 있으므로, 시스템이 매우 복잡화된다는 CCD 본연의 문제점을, CMOS 이미지 센서가 극복하고 있기 때문이다. CMOS 이미지 센서는, 그 제조에는 일반적인 CMOS형 집적회로와 마찬가지의 제조 프로세스를 사용하는 것이 가능하며, 단일 전원으로의 구동이 가능하고, 또한 CMOS 프로세스를 사용한 아날로그 회로나 논리 회로를 동일 칩 내에 혼재시킬 수 있으므로, 주변 IC의 수를 줄일 수가 있다고 하는 여러 가지의 효과적인 이점을 가지고 있다. CCD의 출력 회로는 부유 확산(FD : Floating Diffusion)층을 갖는 FD 증폭기를 사용한 1채널(ch) 출력이 주로 사용된다. 이에 대하여, CMOS 이미지 센서는 각 화소마다 FD 증폭기를 가지고 있으며, 그 출력을 위해서는, 화소 어레이 중의 한 행을 선택하고, 그 행 내의 화소들을 동시에 열 방향으로 판독하는 열병렬 출력형(column parallel outputting scheme)이 주로 사용된다. 그 이유는, 화소 내에 배치된 FD 증폭기로는 충분한 구동 능력을 얻는 것은 어렵고, 따라서 데이터 레이트의 감소가 필요하여, 병렬 처리가 유리하기 때문이다. 이하에서는 일반적인 CMOS 이미지 센서에 대하여 설명한다. 도 1은 4개의 트랜지스터를 포함하는 CMOS 이미지 센서의 화소의 일례를 나타낸 도면이다. 이 화소(10)는 광전 변환 소자로서 예컨대 포토다이오드(11)를 포함한다. 이 1개의 포토다이오드(11)에 대하여, 화소(10)는 전송 트랜지스터(12), 증폭 트랜지스터(13), 선택 트랜지스터(14), 리셋 트랜지스터(15)의 4개의 트랜지스터를 능동 소자로서 포함한다. 포토다이오드(11)는 입사광을 그 광량에 대응하는 전기 전하(여기서는, 전자)로 광전 변환한다. 전송 트랜지스터(12)는 포토다이오드(11)와 플로팅 디퓨전(FD) 사이에 접속되고, 전송 제어선(LTx)을 통해 그 게이트(전송 게이트)에 구동 신호가 인가됨으로써, 포토다이오드(11)에서 광전 변환된 전자를 플로팅 디퓨전(FD)에 전송한다. 플로팅 디퓨전(FD)에는 증폭 트랜지스터(13)의 게이트가 접속되어 있다. 증폭 트랜지스터(13)는 선택 트랜지스터(14)를 통하여 신호선(LSGN)에 접속되어 있다. 화소 어레이 외측의 정전류원(16)과 증폭 트랜지스터(13)는 소스 폴로워를 구성하고 있다. 그리고, 선택 제어선(LSEL)을 통해 어드레스 신호가 선택 트랜지스터(14)의 게이트에게 인가되며, 선택 트랜지스터(14)가 턴온되면, 증폭 트랜지스터(13)는 플로팅 디퓨전(FD)의 전위를 증폭하여, 그 전위에 따른 전압을 출력(수직) 신호선(LSGN)에 출력한다. 신호선(LSGN)을 통해서 각 화소로부터 출력된 신호 전압은 화소 신호 판독 회로에 출력된다. 리셋 트랜지스터(15)는 전원 라인(LVDD)와 플로팅 디퓨전(FD) 사이에 접속되고, 리셋 제어선(LRST)을 통해 그 게이트에 리셋 신호가 인가될 때에, 플로팅 디퓨전(FD)의 전위를 전원 라인(LVDD)의 전위로 리셋한다. 보다 구체적으로는, 화소를 리셋할 때에는, 전송 트랜지스터(12)를 턴온시켜 포토다이오드(11)에 축적된 전기 전하를 전기적으로 소거한다. 이에 후속하여, 전송 트랜지스터(12)를 턴오프하고, 포토다이오드(11)가 광신호를 전기 전하로 변환하고, 그 전기 전하를 축적한다. 판독 시에는, 리셋 트랜지스터(15)를 턴온시켜 플로팅 디퓨전(FD)을 리셋하고, 리셋 트랜지스터(15)를 턴오프시켜, 그 때의 플로팅 디퓨전(FD)의 전압을 증폭 트랜지스터(13) 및 선택 트랜지스터(14)를 통해 출력한다. 이 때의 출력을 P상(P-phase) 출력으로 한다. 다음에, 전송 트랜지스터(12)를 턴온시켜 포토다이오드(11)에 축적된 전하를 플로팅 디퓨전(FD)에 전송하고, 그 때의 플로팅 디퓨전(FD)의 전압을 증폭 트랜지스터(13)에 의해 출력한다. 이 때의 출력을 D상 출력으로 한다. D상 출력과 P상 출력의 차분을 화상 신호로 함으로써, 화소마다의 출력의 DC성분의 불균일 뿐만 아니라 플로팅 디퓨전의 FD 리셋 노이즈를 화상 신호로부터 제거할 수 있다. 이들 동작은, 예컨대, 전송 트랜지스터(12), 선택 트랜지스터(14) 및 리셋 트랜지스터(15)의 각 게이트가 행 단위로 접속되어 있으므로, 1행분의 각각의 화소에 대하여 동시에 행해진다. 열병렬 출력형 CMOS 이미지 센서의 화소 신호 판독(출력) 회로에 대하여는 다양한 것이 제안되어 있지만, 그 중 가장 진보된 형태의 하나로, 열마다 아날로그-디지털 변환 장치(이하, ADC(Analog digital converter)로 지칭함)를 구비하고, 디지털 신호로서 화소 신호를 인출하는 타입의 것이 있다. 이와 같은 열병렬형의 ADC를 탑재한 CMOS 이미지 센서는, 예컨대 W. Yang 등의 기술문헌("An Integrated 800×600 CMOS Image System" ISSCC Digest of Technical Papers, pp.304-305, Feb., 1999) 또는 일본 미심사 특허 출원 공개 번호 2005-278135호 공보에 개시되어 있다. 도 2는 열병렬 ADC가 탑재된 고체 촬상 소자(CMOS 이미지 센서)의 구성예를 나타낸 블록도이다. 이 고체 촬상 소자(20)는, 도 2에 나타낸 바와 같이, 촬상부로서의 화소부(21), 수직 주사 회로(22), 수평 전송 주사 회로(23), 타이밍 제어 회로(24), ADC 그룹(25), 디지털-아날로그 변환 장치(이하, DAC(Digital-Analog converter)로 간략하여 지칭함)(26), 증폭기 회로(S/A)(27), 및 신호 처리 회로(28)를 가진다. 화소부(21)는 포토다이오드와 화소내 증폭기를 포함하며, 예컨대 도 1에 나타낸 바와 같은 화소가 매트릭스형으로 배치되어 구성된다. 또한, 고체 촬상 소자(20)에 있어서는, 화소부(21)의 신호를 차례로 판독하기 위한 제어 회로로서, 내부 클록을 생성하는 타이밍 제어 회로(24), 행 어드레스 또는 행 주사를 제어하는 수직 주사 회로(22), 그리고, 열 어드레스 또는 열 주사를 제어하는 수평 전송 주사 회로(23)가 배치된다. ADC 그룹(25)은, DAC(26)에 의해 생성되는 참조 전압을 계단형으로 변화시킨 램프파 형태(RAMP)인 참조 전압(Vslop)과 행 라인마다 화소로부터 수직 신호선을 경유하여 얻어지는 아날로그 신호를 비교하는 비교기(25-1)와, 비교 시간을 카운트하는 카운터(25-2)와, 카운트 결과를 유지하는 래치(25-3)로 이루어지는 ADC가 복수 열 배열되어 있다. ADC 그룹(25)은 n비트 디지털 신호 변환 기능을 가지고, 수직 신호선(열 라인)마다 배치된 열병렬 ADC 블록이 구성된다. 각 래치(25-3)의 출력은 예컨대 2n 비트폭의 수평 전송선(29)에 접속되어 있다. 그리고, 수평 전송선(29)에 대응한 2n개의 증폭기 회로(27),및 신호 처리 회로(28)가 배치된다. ADC 그룹(25)에 있어서는, 수직 신호선에 판독된 아날로그 신호(전위(Vsl))는 열마다 배치된 비교기(25-1)에서 참조 전압(Vslop)(어떤 경사를 갖는 직선형으로 변화하는 경사 파형)과 비교된다. 이 때, 비교기(25-1)와 마찬가지로 열마다 배치된 카운터(25-2)가 동작하고 있고, 램프 파형이 있는 참조 전압(Vslop)과 카운터값이 1대1 연관을 취하면서 변화함으로써 수직 신호선의 전위(아날로그 신호)(Vsl)를 디지털 신호로 변환한다. 참조 전압(Vslop)의 변화는 전압의 변화를 시간의 변화로 변환하는 것이며, 그 시간을 어떤 주기(클록)에서 카운트함으로써 디지털값으로 변환한다. 그리고, 아날로그 전기 신호의 전위(Vsl)와 참조 전압(Vslop)이 교차(cross)할 때, 비교기(25-1)의 출력이 반전되어 카운터(25-2)의 입력 클록을 정지하고, AD변환이 완료된다. 이상의 AD 변환 기간 종료 후, 수평 전송 주사 회로(23)에 의해, 래치(25-3)에 유지된 데이터가 수평 전송선(29) 및 증폭기 회로(27)를 거쳐 신호 처리 회로(28)에 입력되고, 2차원 화상이 생성된다. 이같이 하여, 열병렬 출력 처리가 행해진다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
열병렬 ADC가 탑재된 고체 촬상 소자에서 ADC 그룹(25) 내의 래치(25-3)에 유지된 데이터는 어떤 경로를 거쳐 신호 처리 회로(28)로 입력되는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    ADC 그룹의 래치(25-3)에서 시작하여 신호 처리 회로(28)에 도달하기까지의 구성요소 간 연결 경로를 파악해야 한다.

  2. 2정보 추출information_extraction

    문맥에서 ADC 그룹(25)의 구성 요소인 래치(25-3)와 그 이후의 데이터 흐름에 관한 설명을 추출한다.

    • 각 래치(25-3)의 출력은 예컨대 2n 비트폭의 수평 전송선(29)에 접속되어 있다.
    • 수평 전송선(29)에 대응한 2n개의 증폭기 회로(27),및 신호 처리 회로(28)가 배치된다.
    • AD 변환 기간 종료 후, 수평 전송 주사 회로(23)에 의해, 래치(25-3)에 유지된 데이터가 수평 전송선(29) 및 증폭기 회로(27)를 거쳐 신호 처리 회로(28)에 입력되고, 2차원 화상이 생성된다.
  3. 3근거 선택evidence_selection

    데이터의 이동 경로를 명시한 구절을 최종 근거로 선택한다.

    • 래치(25-3)에 유지된 데이터가 수평 전송선(29) 및 증폭기 회로(27)를 거쳐 신호 처리 회로(28)에 입력되고
  4. 4논리 통합logical_integration

    래치(25-3) -> 수평 전송선(29) -> 증폭기 회로(27) -> 신호 처리 회로(28) 순서로 구성요소 간의 관계를 통합한다.

  5. 5결론 도출conclusion_formulation

    데이터가 수평 전송선(29)과 증폭기 회로(27)를 거쳐 신호 처리 회로(28)로 전달된다는 결론을 도출한다.

    • 래치(25-3)에 유지된 데이터가 수평 전송선(29) 및 증폭기 회로(27)를 거쳐 신호 처리 회로(28)에 입력
  6. 6답변 생성answer_generation

    질문에 대해 경로를 명확히 기술하여 답변을 작성한다.

    • 래치(25-3)에 유지된 데이터가 수평 전송선(29) 및 증폭기 회로(27)를 거쳐 신호 처리 회로(28)에 입력
최종 답변 (final_answer)
래치(25-3)에 유지된 데이터는 수평 전송선(29) 및 증폭기 회로(27)를 거쳐 신호 처리 회로(28)에 입력된다.
핵심 해석 (core_interpretation)
ADC 그룹 내의 래치에 유지된 데이터는 수평 전송선 및 증폭기 회로를 거쳐 신호 처리 회로에 입력된다.