가공데이터 · 한국어 지식관계

엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 이들의 제조방법 document_id A220623060288

분류
의약학
라벨 상태 (label_status)
approved
문맥 (context)
현재 강유전물질을 이용하여 트랜지스터 또는 메모리 장치를 구현하고자 하는 연구가 많이 이루어지고 있다. 도 1은 강유전체를 이용한 MFS(Metal-Ferroelectric-Semiconductor)형 메모리 장치의 전형적인 구조를 나타낸 단면도이다. 도 1에서 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 강유전체막 또는 강유전체층(5)이 형성된다. 이때 강유전체층(5)으로서는 예컨대 PZT(PbZrxTi1-xO3), SBT(SrBi2Ta2O9), BLT((Bi, La)4Ti3O12) 등의 강유전 특징을 갖는 무기물이 이용된다. 그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(5)의 상측에는 각각 금속재질의 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다. 상기한 구조로 된 강유전체 메모리는 게이트 전극(8)을 통해 인가되는 전압에 따라 강유전층(5)이 분극특성을 나타내고, 이러한 분극특성에 의해 소오스영역(2) 및 드레인영역(3)간에 도전채널이 형성되어 소오스전극(6)과 드레인전극(7)간에 전류가 흐르게 된다. 특히, 상기 구조에서는 게이트 전극(8)을 통해 인가되는 전압을 차단하는 경우에도 강유전체층(5)의 분극특성이 지속적으로 유지된다. 따라서, 상기한 구조는 별도의 캐패시터를 구비하지 않고서도 단지 하나의 트랜지스터만으로 비휘발성 메모리를 구성할 수 있는 구조로서 주목받고 있다. 그러나, 상기한 구조로 된 강유전체 메모리에 있어서는 다음과 같은 문제가 있게 된다. 즉, 실리콘 기판(1)상에 강유전체층(5)을 직접적으로 형성하게 되면 강유전체층(5)의 형성시에 강유전체층(5)과 실리콘 기판(1)과의 경계면에 저품질의 천이층이 형성되고, 강유전체층(5) 중의 Pb, Bi와 같은 원소가 실리콘 기판(1)중에 확산됨으로써 고품질의 강유전체층을 형성하기 어렵게 된다. 그러므로, 강유전체층(5)의 분극특성, 다시말하면 강유전체 메모리의 데이터 유지시간이 매우 짧아지는 문제가 발생하게 된다. 따라서, 상기한 문제점을 고려하여 최근에는 도 2에 나타낸 바와 같이 실리콘 기판(1)과 강유전체층(5)의 사이에 주로 산화물로로 이루어진 버퍼층(20)을 형성하는 이른 바 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)구조가 제안된 바 있다. 그러나, 상기한 MFIS형 강유전체 메모리는 강유전체층(5)과 기판(1) 사이에 형성되는 버퍼층(20)이 캐패시터로 작용함으로써 이 버퍼층(20)에 의한 감분극 전계(depolarization field)에 의해 강유전체층(5)의 분극 특성이 열화되어 데이터 유지 특성이 저하되는 문제가 있게 된다. 즉, 도 3은 MFIS 구조에 있어서 게이트 전극(8)으로 인가되는 게이트 전압을 차단한 상태에서의 등가회로를 나타낸 회로도이다. 도 3에서 캐패시터(C1)는 강유전체층(5), 캐패시터(C2)는 버퍼층(20)에 대응되는 것이다. 일반적으로 유전물질로 이루어지는 유전체층의 경우에는 외부에서 인가되는 전압이 차단되면 내부 전위가 "0"으로 설정된다. 그런데, 강유전 물질의 경우에는 그 자발분극에 의해 외부 전압이 차단되는 경우에도 일정한 분극값(Q)을 갖게 된다. 즉, 도 3의 등가회로에 있어서, 강유전체층(5)에 대응되는 캐패시터(C1)에는 Q에 상당하는 분극값이 존재한다. 따라서, 직렬 접속의 캐패시터(C1, C2)를 포함하는 폐루프에서 캐패시터(C2)에는 캐패시터(C1)의 분극값(Q)을 상쇄시켜서 폐루프를 전체적으로 "0"전위로 만들기 위한 역분극 전계가 형성된다. 그리고, 이러한 역분극 전계는 캐패시터(C1)에 의한 분극 전계와 반대 방향이 되므로, 캐패시터(C1)의 분극값(Q)이 지속적으로 열화되는 현상이 발생된다. 도 2에 나타낸 MFIS형 강유전체 메모리에 있어서는 상기한 바와 같이, 버퍼층(20)에 의한 감분극 전계에 의해 강유전체층(5)의 분극 특성이 열화되어 데이터 유지 특성이 저하됨으로써 현재 실험실수준에 만들어진 우수한 결과물의 경우에도 데이터 유지시간이 30일을 넘지 못하고 있는 실정이다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
MFIS(Metal-Ferroelectric-Insulator-Semiconductor) 구조의 강유전체 메모리에서 강유전체층(5)과 실리콘 기판(1) 사이에 형성되는 구성요소는 무엇이며, 이 요소의 재질은 주로 무엇으로 이루어져 있는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    MFIS 구조에서 강유전체층과 실리콘 기판 사이에 위치한 구성요소의 명칭과 재질을 확인해야 한다.

  2. 2정보 추출information_extraction

    MFIS 구조에 대한 설명 중 층의 위치와 재질 정보를 추출한다.

    • 실리콘 기판(1)과 강유전체층(5)의 사이에 주로 산화물로로 이루어진 버퍼층(20)을 형성하는 이른바 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)구조가 제안된 바 있다.
  3. 3근거 선택evidence_selection

    구성요소의 명칭인 '버퍼층(20)'과 재질인 '산화물'을 근거로 선택한다.

    • 실리콘 기판(1)과 강유전체층(5)의 사이에 주로 산화물로로 이루어진 버퍼층(20)을 형성
  4. 4논리 통합logical_integration

    추출된 명칭과 재질을 결합하여 질문에 대한 답변을 구성한다.

  5. 5결론 도출conclusion_formulation

    구성요소는 버퍼층(20)이며, 재질은 주로 산화물이다.

  6. 6답변 생성answer_generation

    질문에 명시된 두 가지 정보를 포함하여 최종 답변을 작성한다.

최종 답변 (final_answer)
MFIS 구조에서 강유전체층(5)과 실리콘 기판(1) 사이에 형성되는 구성요소는 버퍼층(20)이며, 이 버퍼층은 주로 산화물로 이루어져 있다.
핵심 해석 (core_interpretation)
MFIS 구조의 강유전체 메모리에서 실리콘 기판과 강유전체층 사이에는 주로 산화물로 이루어진 버퍼층이 형성된다.