전자 디바이스의 제조방법 document_id A220623061518

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), 및 AMOLED(Active Matrix type Organic Light Emitting Diode display)등의 여러 가지 평판 표시 장치가 연구되어 왔고 대부분은 이미 여러 분야에서 표시장치로 활용되고 있다. LCD나 AMOLED등의 표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다. TFT의 반도체층으로 사용되는 물질 중 비정질 실리콘(Amorphous Silicon : a-Si)은 공정이 간단하고 저온에서 처리될 수 있다는 이점으로 인해 많이 이용되고 있으나, 비정질 실리콘 내에서의 낮은 전자 이동도(약 2㎠/Vsec 이하)는 TFT의 스위칭의 동작특성에 방해의 요인으로 작용하고 또한, 고속으로 TFT를 제어하는 구동회로소자(Drive circuitry)와 TFT의 통합을 어렵게 한다. 반면, 폴리 실리콘(Poly Silicon)은 20∼550㎠/Vsec 정도로 비정질 실리콘에 비해 대략 100배 정도 높은 전자 이동도를 가지므로, 고해상도 및 대면적 표시장치에서의 고속 스위칭에 적당하다. 이는 폴리 실리콘이 여러 결정립(Grain)으로 구성되었고, 비정질 실리콘(a-Si) 보다는 적은 디펙트(defect)를 가지고 있기 때문이다. 폴리 실리콘은 통상 엑시머 레이저 어닐링(Excimer Laser Annealing) 프로세서를 통해 비정질 실리콘(a-Si)을 열처리함으로써 얻어질 수 있다. 그러나, 협소 레이저 빔이 여러 샷(Shot)을 통해 기판 표면을 가로질러 점진적으로 스캐닝되기 때문에, 이 프로세서는 비교적 느리고, 레이저 샷의 비균일성에 의해 위치에 따라 폴리 실리콘이 균일하지 못한 단점이 있다. 이에, 최근 ITC(Indirect Thermal Crystallization) 기술을 이용하여 비정질 실리콘(a-Si)을 미세결정 실리콘(Micorcrystalline Silicon :μc-Si)으로 변화시키는 기술이 대두되고 있다. ITC 기술은 기존 자외선 엑시머 레이저(308nm) 대비 안정적인 적외선 다이오드 레이저(800nm~810nm)를 이용하여 광을 조사하고, 이 조사된 에너지를 광-열 변환층에서 열로 변환한 후, 이때 발생된 순간적인 고온의 열을 이용하여 미세결정 실리콘(μc-Si)을 형성하는 기술이다. 미세결정 실리콘(μc-Si)을 이용한 종래 TFT는 도 1 및 도 4와 같은 구조를 가질 수 있다. 먼저, 도 1과 같이 미세결정 실리콘(μc-Si) TFT는 비정질 실리콘(a-Si) TFT와 동일한 보텀 게이트 구조로 구현 가능하다. 도 2 및 도 3을 이용하여 도 1에 대한 주요 제조공정을 살펴보면, 기판(SUB) 상에 게이트전극(G)완성 후 게이트 절연막(GI) 및 비정질 실리콘(a-Si)을 증착한다. 이어서, 몰리브덴(Mo) 등의 금속을 포함한 광-열 변환층(Heat Transition Layer : HTL)을 증착한 후 적외선 레이져를 이용하여 스캔 방식으로 광-열 변환층(HTL)에 광을 조사하여 비정질 실리콘(a-Si)을 순차적으로 결정화한다. 이어서, 광-열 변환층(HTL)을 습식 식각(Wet Etching : WE) 공정을 통해 제거하여 미세결정 실리콘(μc-Si)을 포함한 활성층(ACT)을 형성한 후, 활성층(ACT) 표면에 발생된 금속 잔막을 건식 식각(Dry Etching : DE) 공정을 통해 제거한다. 이어서, n+ 비정질 실리콘(a-Si)을 증착한 후 건식 식각하여 오믹 콘택층을 형성한다. 그리고, 오믹 콘택층 상에 소스전극(S)과 드레인전극(D)을 형성하고, 보호막(PAS)을 관통하여 드레인전극(D)에 접촉되는 투명전극(ITO)을 형성한다. 하지만, 도 1 내지 도 3과 같은 종래 TFT 제조방법은 다음과 같은 문제점이 있다. 첫째, 이 종래 TFT 제조방법에서는 광-열 변환층(HTL)의 습식 식각 후 미세결정 실리콘(μc-Si) 상에 일정 두께의 금속-규소화합물(Metal-Silicide)인 잔막이 잔류하여, 이 잔막을 제거하기 위한 건식 식각 공정이 추가되어야 한다. 또한, 잔막 건식 식각 후 그 하부의 미세결정 실리콘(μc-Si)은 남겨야 하기 때문에 건식 식각 마진을 고려할 때 식각 선택비가 높은 조건을 별도록 개발하지 않는 한 미세결정 실리콘(μc-Si)의 두께를 얇게 하는데 한계가 있다. 둘째, 이 종래 TFT 제조방법에서는 n+ 비정질 실리콘(a-Si) 건식 식각시 플라즈마 데미지에 의한 채널부 열화가 예상되며, 따라서 건식 식각 마진 관계로 활성층(ACT)의 두께를 일정 이상 유지해야 하므로, 내부 저항 증가에 따른 소자특성 저하를 초래할 수 있다. 다음으로, 미세결정 실리콘(μc-Si) TFT는 도 4와 같이 비정질 실리콘(a-Si) TFT와 동일한 보텀 게이트 구조로 구현 가능하다. 도 4는 에치 스토퍼(Etch Stopper : ES)가 적용된 미세결정 실리콘(μc-Si) TFT로서, 채널부의 플라즈마 데미지를 없앰으로써 활성층(ACT)의 두께를 줄이고 있다. 도 5 및 도 6을 이용하여 도 4에 대한 주요 제조공정을 살펴보면, 기판(SUB) 상에 게이트전극(G)완성 후 게이트 절연막(GI) 및 비정질 실리콘(a-Si)을 증착한다. 이어서, 몰리브덴(Mo) 등의 금속을 포함한 광-열 변환층(Heat Transition Layer : HTL)을 증착한 후 적외선 레이져를 이용하여 스캔 방식으로 광-열 변환층(HTL)에 광을 조사하여 비정질 실리콘(a-Si)을 순차적으로 결정화한다. 이어서, 광-열 변환층(HTL)을 습식 식각(Wet Etching : WE)을 통해 제거하여 미세결정 실리콘(μc-Si)을 포함한 활성층(ACT)을 형성한 후, 활성층(ACT) 표면에 발생된 금속 잔막을 건식 식각(Dry Etching : DE)을 통해 제거한다. 이어서, 활성층(ACT) 상에 에치 스토퍼(ES)를 증착한 후 채널부 형성 영역에 대응되도록 패터닝하고, 이 패터닝 된 에치 스토퍼(ES) 상에 n+ 비정질 실리콘(a-Si)을 증착한 후 건식 식각하여 오믹 콘택층을 형성한다. 이때, 에치 스토퍼(ES)는 오믹 콘택층 형성을 위한 건식 식각시 플라즈마 데미지로부터 채널부를 보호하는 역할을 한다. 그리고, 오믹 콘택층 상에 소스전극(S)과 드레인전극(D)을 형성하고, 보호막(PAS)을 관통하여 드레인전극(D)에 접촉되는 투명전극(ITO)을 형성한다. 하지만, 도 4 내지 도 6과 같은 종래 TFT 제조방법에서도 광-열 변환층(HTL)의 습식 식각 후 미세결정 실리콘(μc-Si) 상에 일정 두께의 금속-규소화합물(Metal-Silicide)인 잔막이 잔류하여, 이 잔막을 제거하기 위한 별도의 건식 식각 공정이 추가되어야 한다. 또한, 에치 스토퍼(ES)를 패터닝하기 위한 별도의 마스크 공정이 요구된다. 따라서, 도 4 내지 도 6과 같은 종래 TFT 제조방법에서는 공정이 복잡해지는 단점이 있다.