반도체 장치 document_id A220623063247

최근, 절연 표면을 갖는 기판 위에 (몇몇의 순서로 수백 나노미터들의 두께로)형성된 반도체 박막을 이용하여 박막 트랜지스터들(TFTs)을 만드는 기술이 주목을 끌고 있다. 박막 트랜지스터들은 IC들과 전자-광학 장치들과 같은 전자 기기들에 광범위하게 적용되며, 특히 이미지 디스플레이 장치들에 대한 스위칭 소자들로 빠르게 개발되고 있다. 특히, 매트릭스로 배열된 각 디스플레이 화소에 TFT 스위칭 소자가 마련된 액티브 매트릭스 디스플레이 장치들(예컨대, 액정 디스플레이 장치들 또는 발광 디스플레이 장치들)이 활발히 개발되고 있다. 더욱이, 제조 비용을 감축하기 위해, 동일 기판상에 화소 영역과 구동 회로 영역을 형성하기 위한 개발들이 또한 진척되고 있다. 무엇보다도, 폴리실리콘 막을 이용하는 TFT는 비정질 실리콘 막을 사용한 트랜지스터보다 높은 전계-효과 이동도를 가지며, 따라서 더 빠른 속도로 동작할 수 있다. 디스플레이 장치에 탑재된 모듈에서, 각 기능 블록에 대해 이미지들을 디스플레이하는 화소 영역과 예컨대 많은 경우 CMOS 회로들인, 시프트 레지스터 회로, 레벨 시프터 회로, 버퍼 회로, 및 샘플링 회로와 같이 화소 영역을 제어하기 위한 구동 회로는 하나의 기판 위에 형성된다. 특히, 매트릭스로 배열된 유기 발광 소자들을 갖는 발광 디스플레이 장치에 대해서, 하나의 화소에 대해 상이한 역할을 하는 복수의 트랜지스터들을 필요로 한다. 더욱이, 액정 디스플레이 장치에 대해서도, 하나의 화소 내에 SRAM와 같은 메모리 소자 및 스위칭 트랜지스터들을 형성하기 위한 노력이 이루어지고 있다. 인용문헌 1(일본 특허 공개 공보 제 2001-013893)에서, 멀티-게이트 구조를 갖는 트랜지스터가 EL 디스플레이 장치에 사용된다. 일반적으로, 소스 영역과 드레인 영역 간(채널 영역에서)의 전류 흐름은 게이트 전극에 인가된 전압에 의해 제어된다. 채널 길이가 충분히 긴 경우, 게이트 전극에 인가된 전압은 일정 값(문턱 값) 이하라면, 채널 영역에는 전류가 거의 흐르지 않는다. 다음으로, 게이트 전극에 인가된 전압이 문턱값을 초과한다면 채널 영역에 흐르는 전류는 거의 선형적으로 증가한다. 전술한 바와 같이, 채널 길이가 충분히 큰 경우, 문턱값은 거의 상수값이 된다. 그러나, 채널 길이가 짧다면, 문턱값 이하의 전압이 게이트 전극에 인가되는 경우라도 전류는 흐르게 된다. 이것은 드레인 전압으로 인해 채널 영역과 소스 영역 간의 경계에서의 전압 장벽(voltage barrier)의 감소로 인해 발생하며, 채널 길이가 짧은 것에 기인한다. 이 현상은 채널 길이가 짧으면 문턱 전압이 감소함을 의미하며, 이는 단채널 효과(short channel effect)의 대표적인 예로 알려져 있다. 단채널 효과가 멀티게이트 구조를 가진 트랜지스터의 임의의 채널 영역에서 발생할 때, 트랜지스터의 특성들이 손상된다. 특히, 단채널 효과가 소스 전극에 인접한 소스 영역에서 발생할 때, 트랜지스터의 특성들이 손상된다.