프로세스 제어를 위한 제품 관련 피드백 document_id A220623064465

제조업에서의 기술의 폭발적인 발전으로 인해 수많은 새롭고 혁신적인 제조 공정들이 개발되어 왔다. 오늘날의 제조 공정들, 특히 반도체 제조 공정들은 수많은 중요 단계들(steps)을 필요로 한다. 이러한 프로세스 단계들은 보통 필수불가결하며, 그래서 일반적으로 적절한 제조 제어를 유지하기 위해 정밀하게 조정된(fine-tuned) 다수의 입력들(inputs)을 필요로 한다. 반도체 소자들의 제조는 천연 반도체 재료로부터 패키지된(packaged) 반도체 소자를 만들어내기 위해 많은 개별적인 공정 단계들을 필요로 한다. 반도체 재료의 초기 성장, 반도체 결정을 각각의 웨이퍼들(wafers)로 슬라이싱(slicing), 제조(fabrication) 단계들(식각(etching), 도핑(doping), 이온 주입(ion implanting) 등등)부터 패키징(packaging) 및 완성된 소자의 최후 검사까지의 여러 공정들은 서로 매우 상이하고 특화되어 있어 이러한 프로세스들은 상이한 제어 기법들(control schemes)을 갖는 상이한 제조 장소들에서 이루어진다. 일반적으로 일련의 공정 단계들은 하나의 그룹의 반도체 웨이퍼들, 때때로 많은 그룹의 반도체 웨이퍼들에 걸쳐 수행된다. 예를 들어, 다양한 상이한 재료들로 구성될 수 있는 하나의 프로세스 층(process layer)이 하나의 반도체 웨이퍼에 걸쳐 형성될 수 있다. 그 후에, 포토레지스트(photoresist;PR)의 패턴화된 층이 알려져 있는 포토리쏘그래피(photolithography) 기법들을 이용하여 프로세스 층에 걸쳐 형성될 수 있다. 그 다음, 전형적으로, 포토레지스트의 패턴화된 층을 마스크로서 이용하여 식각 공정이 프로세스 층에 걸쳐 수행된다. 이러한 식각 공정은 프로세스 층에 다양한 피쳐(feature) 또는 오브젝트(object)를 형성한다. 예를 들어, 그러한 구성들은 트랜지스터들의 게이트 전극(electrode) 구조로 사용될 수 있다. 많은 경우에 트랜치 소자분리(trench isolation) 구조들 또한 반도체 웨이퍼의 기판에 걸쳐 형성되는데, 이는 반도체 웨이퍼에 걸친 전기 영역들을 고립시키기 위함이다. 사용될 수 있는 고립 구조(isolation structure)의 하나의 예는 셀로우 트랜치 소자 분리(Shallow Trench Isolation;이하 STI라 함) 구조이다. 반도체 제조 설비 내에서의 제조 도구들은 전형적으로 제조 프레임워크(framework) 또는 처리 모듈들의 네트워크(network of processing modules)와 통신한다. 각 제조 도구는 일반적으로 장치 인터페이스(equipment interface)와 연결된다. 이러한 장치 인터페이스는 기계 인터페이스(machine interface)에 연결되어 있고, 이러한 기계 인터페이스에는 제조 네트워크가 연결되어 있으며 이는 제조 도구와 제조 프레임워크 사이의 통신을 용이하게 한다. 이러한 기계 인터페이스는 일반적으로 고급 공정 제어(Advanced Process Control;APC) 시스템의 일부분일 수 있다. 이러한 고급 공정 제어 시스템은 제어 스크립트(control script)를 시작하고, 이러한 제어 스크립트는 제조 프로세스를 처리하는 데 필요한 데이터를 자동으로 가져오는 소프트웨어 프로그램일 수 있다. 도 1은 전형적인 반도체 웨이퍼(105)를 도시하고 있다. 반도체 웨이퍼(105)는 전형적으로 그리드(grid)(150)에 정렬된 복수의 개별적인 반도체 다이들(semiconductor dies)(103)을 포함한다. 알려져 있는 포토리쏘그래피 공정들과 장비를 사용함에 의해, 포토레지스트의 패턴화된 층이 패턴화될 하나 또는 그 이상의 프로세스 층들에 걸쳐 형성될 수 있다. 포토리쏘그래피 공정의 일부로서, 일반적으로 노출 공정은 장착된 특정 포토마스크(photomask)에 따라 한 번에 하나 혹은 다수의 다이(die)(103) 위에서 스테퍼(stepper)에 의해 수행된다. 패턴화된 포토레지스트 층은 습식 혹은 건식 식각 공정에서 마스크로 이용될 수 있는데, 이 식각 공정들은 아래에 놓인 층 또는, 예컨대 다결정실리콘(polysilicon), 금속 또는 절연 재료 등의 재료의 층들에서 수행되어, 그 아래의 층들에 원하는 패턴을 옮길 수 있다. 포토레지스트의 패턴화된 층은, 예컨대 라인-타입(line-type) 구성 또는 개방형-타입(opening-type) 구성과 같은, 그 아래의 프로세스 층에서 복사되어야 하는 다양한 구성들로 이루어진다. 도 2를 보면, 선행 기술의 예시적인 공정 절차를 보여주는 순서도가 도시되어 있다. 제조 시스템은 반도체 웨이퍼(105)의 처리에 의해 제조되어야 할 제품의 유형을 결정할 것이다(블록 210). 이는 한 묶음(batch)의 반도체 웨이퍼들(105)을 처리하기 위한 프로세스 제어 파라미터들을 결정하는 단계로 이어진다. 웨이퍼들을 처리하여 어떠한 형태의 처리 결과를 얻는 소정의(predetermined) 계획이 결정된다. 이러한 처리 계획에 근거하여, 제조 시스템은 다양한 공장의 구성요소들이 한 묶음의 반도체 웨이퍼들(105) 위에서 일련의 공정들을 수행하도록 지시한다(블록 220). 웨이퍼들의 처리를 제어하기 위한 많은 제어 파라미터들은 미리 결정되어 실행된다. 이는 공장이나 팹(fab)의 다양한 구성요소들의 동작을 제어하기 위한, 미리 결정된 스케쥴링(scheduling), 라우팅(routing), 및 도구 제어 파라미터들을 포함할 것이다. 웨이퍼들을 처리하는 과정에서의 다양한 시점(point) 들에서, 계측 데이터(metrology data) 및/또는 툴 상태 데이터가 얻어질 수 있다(볼록 230). 이러한 계측 데이터 및/또는 도구 상태 데이터는 후속되는 공정 단계에 대한 다양한 피드백 조정(feedback adjustment)을 수행하는 데 이용될 것이다(블록 240). 이러한 피드백 데이터 및/또는 도구 상태 데이터는 후속되는 공정을 조정하여 임의의 감지된 프로세스 오류들을 보상하는 데 이용될 것이다. 이러한 피드백 조정들은 공정의 흐름(processing stream)에서의 다양한 시점들에서 실행될 것이고, 이러한 공정의 흐름에서 피드백 데이터는 특정한 다음 공정 단계를 조정하는 데 사용된다. 현재의 계측(metrology)과 관련된 문제들 가운데에는 다양한 외부의(제조 지역과 관련된) 또는 내부의 변화들이 미리 결정된 프로세스 계획들이 비효율적이거나 시대에 뒤떨어진 것이 되도록 한다는 사실이 포함된다. 꽤 자주, 외적 인자들(예를 들어, 팹에서의 프로세스 운용(process operation)을 제어하는 것과 직접적으로 연관되지 않는 사업적인 요소들)에서의 변화들은 더 이상 프로세스의 우선순위가 놓일 가치가 없는 웨이퍼들에 제조 시스템이 우선순위를 놓도록 촉구할 수 있다. 예를 들어, 최초의 평가(assessment)가 특정 형태의 제품(예를 들어, 초고속 프로세서들)에 대한 수요를 예측한 후에 시장 상황(market climate)이 변화하여, 두 번째 유형의 프로세서에 대한 수요를 촉진할 수 있다. 이는 최초의 처리 계획을 덜 효율적인 것으로 만들 것이다. 또한, 웨이퍼에서 일련의 프로세스 단계들을 수행하여 생산된 제품과 관련된 예상치 못한 특성들은 다른 웨이퍼들에서 이루어지는 프로세스들의 수정을 요구할 수 있다. 그러나, 그러한 수정을 위해 요구되는 필수 정보는 매우 많은 웨이퍼가 처리되기 전까지는 쉽게 얻어질 수 없을 것이다. 최첨단 기술은 제품의 성능(product performance)에서의 발생 가능한 후공정(end of line) 결함들을 회피하기 위해 잠재적인 처리 결과들을 예측하고 수정들을 시행하는 효율적인 방법론(methodology)이 결여되어 있다. 게다가, 다양한 프로세스 도구, 계측 도구 등의 동작에 대한 변화들과 같은 내적 변화들도 미리 결정된 계획이 이상적이지 않도록 만들 수 있다. 최첨단 시스템에서 공장의 구성요소나 외적 인자들에서의 변화는 일반적으로 프로세스 운용을 제어하는 데 사용되는 미리 결정된 프로세스 계획 때문에 효율적으로 다루어지지 않을 수 있다. 일반적으로, 특정 유형의 처리 결과(즉, 특정 유형의 집적 회로(Integrated Circuit;IC) 칩)를 생산하는 계약은 때때로 수개월 전에 이루어진다. 그 다음에 이러한 미리 결정된 계획들은 제조 시스템을 통해 사용된다. 그러는 동안, 다양한 내적 혹은 외적 변화들이 발생할 수 있고, 이러한 변화들은 미리 결정된 계획들이 더 이상 이상적이지 않도록 할 수 있다. 이러한 변화들은 시장의 수요들 및/또는 다른 시장 압력에서의 변화들, 공장이나 팹(fab) 내부에서의 프로세스 조건들에서의 변화들, 및/또는 그러한 프로세스들을 실행하는 단체(entity)의 사업 목표에서의 변화들을 포함할 수 있다. 이러한 변화들에도 불구하고 미리 결정된 계획은 일반적으로 이미 프로세스 운용(processing operation)에서 구현되고, 그래서 프로세스 운용(processing operation)에서의 유연성 부족을 가져온다. 설계자들(designers)은 생산 결과(product output)에 근거한 피드백을 제공하여 이러한 문제점들의 일부를 해소하기 위한 시도를 해왔다. 그러나 이 방법은 사업 계획 및/또는 내적 인자들에서의 변화들을 포함하는 상기한 모든 문제들을 다루지 않고 있다. 한 예로, 최첨단 시스템들은 일반적으로 하류 프로세스(downstream process)로부터 얻어진 프로세스 피드백 신호의 수신에 근거하여 동일한 프로세스 또는 다음 프로세스의 조정을 필요로 한다. 이러한 조정은 후공정(end-of-line) 제품 자료와 관련된 모든 문제들(issues)을 다루기에는 충분하지 않을 수 있다. 또한, 시장 변화들 및 사업 목표들과 같은 다양한 외적 인자들은 그러한 최첨단 시스템들에 의해선 효율적으로 다루어지지 않을 수 있다. 이는 다양한 외적 내적 또는 외적 인자들에 대한 비효율적인 대응으로 이어질 수 있으며, 이러한 점은 사업적 인자들에 대한 반응 시간의 손실 및/또는 내적 제조상 문제점들을 위한 조정에서의 유연성 부족으로 이어질 것이다. 본 발명은 앞서 제시된 하나 이상의 문제점들의 영향을 극복하거나 적어도 경감시키는 것을 목적으로 한다.