가공데이터 · 한국어 지식관계

4점 저항 측정을 위한 인라인 위치 에러 제거 document_id A220623064499

분류
의약학
라벨 상태 (label_status)
approved
문맥 (context)
테스트 샘플의 저항, 테스트 샘플의 표면 및 측정을 수행하는 데 사용되는 프로브가 테스트 샘플의 표면과 접촉되는 방법을 결정하는 저항 측정을 수행할 때, 개별 프로브들 간의 거리가 추정된 거리와 다르고, 따라서 테스트 샘플의 표면에서의 전류 분포가 추정된 바와 같지 않도록 테스트 프로브의 프로브 아암들이 배치되는 사실에 의해 에러들이 발생한다. 본 발명은 특히 4점 프로브 저항 측정에 있어서 인라인 위치 에러들을 제거하기 위한 방법 및 시스템을 제공한다. US 2004/0183554에 개시된 바와 같은 방법들은 여러 단점을 갖는데, 예를 들어, 이 방법은 공칭 간격에 대한 지식을 필요로 한다. 또한, 공칭 간격에는 어떠한 제거 편차도 존재하지 않는다. 또한, 공지 방법들은 근사적이다. 따라서, 정확한 방법에 대한 요구가 존재한다. 003c#발명의 요약003e# 본 발명의 제1 양태에 따르면, 4점 프로브들을 이용하는 저항 측정에 있어서 위치 에러들의 감소를 위한 보정 인자를 계산하기 위한 방법이 제공된다. 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암을 구비하고, 프로브 아암들은 본체로부터 평행하게 연장하고, 4점 프로브는 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기적 접촉점들을 포함하고, 방법은 테스트 샘플의 표면과 접촉하도록 프로브 아암들을 배치하는 단계; 제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계; 테스트 장치로부터의 제1 전류를 제1 세트의 제1 프로브 아암을 통해 제1 세트의 제2 프로브 아암에 인가하는 단계 - 제1 전류는 상기 테스트 샘플을 통해 전파함 - ; 제2 세트의 제3 및 제4 프로브 아암들 사이에서 제1 유도 전압을 검출하는 단계; 제1 전압과 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계; 제1 및 제2 프로브 아암을 포함하는 제3 세트 - 제3 세트는 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - , 및 제3 및 제4 프로브 아암을 포함하는 제4 세트 - 제4 세트는 제2 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - 를 선택하는 단계; 테스트 장치로부터의 제2 전류를 제3 세트의 제1 프로브 아암을 통해 제3 세트의 제2 프로브 아암에 인가하는 단계 - 제2 전류는 상기 테스트 샘플을 통해 전파함 - ; 제4 세트의 제3 및 제4 프로브 아암들에서 제2 유도 전압을 검출하는 단계; 제2 전압과 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계; 제1 및 제2 4점 저항에 기초하여 보정 인자를 계산하는 단계 를 포함할 수 있다. 본 발명은 4점 프로브들에 관련되지만, 프로브들은 적어도 하나의 프로브를 각각 포함하는 4개보다 많은 프로브 아암들을 포함할 수 있으며, 측정은 예를 들어 이들 프로브 중 4개를 이용하여 수행될 수 있다. 또한, 프로브 아암들은 프로브 본체로부터 평행하게 연장될 필요는 없지만, 프로브들은 프로브 아암들의 단부에서 일렬로 배열되는 것이 바람직한데, 이는 프로브 아암들이 선형 또는 사각형이 아닌 다른 기하 배열을 가질 수 있음을 의미한다. 프로브 및 테스트 샘플은 테스트 샘플 및 프로브를 각각 유지하기 위한 둘 이상의 홀더를 갖는 테스트 장치 내에 배열되는 것이 바람직하다. 테스트 프로브 및 테스트 샘플은 테스트 프로브 및 테스트 샘플이 접촉하도록 테스트 프로브 또는 테스트 샘플 또는 양자를 이동시킴으로써 서로 접촉된다. 테스트 프로브와 테스트 샘플 간의 접촉의 검증은 예를 들어 광학적으로/시각적으로 또는 접촉을 검증하기 위한 전기적 방법들을 이용하여 검증될 수 있다. 이상적으로는, 프로브들이 미리 정의되거나 공지된 간격을 갖게끔 인라인 배치되도록, 테스트 샘플의 표면이 편평하고, 테스트 프로브의 프로브 아암들이 테스트 샘플의 표면과 접촉되지만, 실제로는 그렇지 않으므로, 본 발명은 테스트 샘플의 표면 상의 프로브들의 비 이상적인 배치에 의해 발생하는 에러들을 줄이거나 제거하기 위한 향상된 보정 인자를 계산하는 방법을 제공한다. 4점 프로브에서, 테스트 프로브의 4개의 프로브 아암 중 2개의 프로브 아암을 포함하는 제1 세트가 선택되고, 제1 세트의 프로브 아암들과 다른 2개의 프로브 아암을 포함하는 제2 그룹이 선택된다. 제1 세트의 프로브 아암들 중 하나에 전류가 인가되어, 테스트 샘플의 표면을 통해 전류가 전파된다. 이에 따라, 테스트 샘플 내에 전압이 유도된다. 이어서, 이러한 유도 전압은 프로브 아암들의 제2 세트의 제1 및 제2 프로브 아암을 이용하여 측정 또는 결정될 수 있다. 인가된 전류 및 측정된 전압으로부터, 전압과 전류 간의 비로서 4점 저항이 계산될 수 있다. 시트 저항도 측정될 수 있다. 제1 및 제2 프로브 아암을 포함하는 제3 세트가 선택되고 제공되며, 프로브는 4개의 프로브 아암만을 포함하면 프로브는 제1 세트 또는 대안으로 제2 세트의 프로브 아암들 중 하나만을 포함할 수 있다. 프로브 아암들의 제4 세트가 선택되고, 제4 세트의 프로브 아암들은 제2 세트 또는 대안으로 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함한다. 이어서, 제3 세트의 프로브 아암들 또는 대안으로 제4 세트의 프로브 아암들 상에 제2 전류가 인가된다. 전류가 테스트 샘플의 표면을 통해 전파함에 따라, 제4 세트, 대안으로 제3 세트의 프로브 아암들에서 결정 또는 측정될 수 있는 전압이 유도된다. 전술한 바와 같이, 제2 전압과 전류의 비에 기초하여 4점 시트 저항이 계산될 수 있다. 일 실시예에서, Rfirst/Rsecond=1-(ln(1-γ)/ln(γ))로 주어지는 2개의 4점 저항 간의 관계에 의해 보정 인자의 계산이 수행된다. 이어서, 보정 인자는 Csecond=2π/ln(γ)로 주어지고, 시트 저항은 Rsq=CsecondRsecond로 주어진다. 인자 γ는 수치적 방법들의 이용을 필요로 할 수 있다. γ는 본 명세서의 다른 곳에서 설명되는 바와 같은 4점 프로브의 프로브들의 기하 배열에 의존하는 인자이다. 본 발명의 교시에 따르면, 제1 양태에 따른 방법은 보정 인자를 이용하여 상기 테스트 샘플의 저항을 계산하기 위한 측정을 수행하는 단계를 더 포함할 수 있다. 주어진 프로브 아암들의 배열에 대한 보정 인자를 계산한 후, 프로브 아암들은 전술한 측정 및 계산을 수행하는 동안 이동되지 않는 것이 바람직하다. 이어서, 시트 저항은 위에서 계산된 바와 같은 보정 인자를 이용하여 계산될 수 있다. 제2 4점 저항이 전술한 바와 같이 사용되지만, 대안으로 제1 4점 저항이 테스트 샘플의 시트 저항을 계산하는 데 사용될 수 있다. 이롭게도, 프로브들은 원격 위치로 반복 이동될 수 있으며, 청구항 1 및 2의 단계들이 각 위치에 대해 반복 수행된다. 다수의 위치에서 테스트 샘플의 시트 저항을 결정하는 것이 필요할 수 있으며, 이어서 테스트 프로브는 이러한 위치들로 단계적으로 이동될 수 있고, 이 위치들에서 보정 인자의 계산이 수행될 수 있으며, 시트 저항의 후속 측정 또는 결정이 이루어진다. 본 발명의 제2 양태는 위치 에러들의 감소 또는 제거를 위한 향상된 보정 인자를 이용하는 4점 프로브들을 이용하여 저항 측정을 수행하는 방법에 관한 것으로서, 4점 프로브는 본체, 및 프로브를 각각 포함하는 4개의 프로브 아암을 구비하고, 프로브 아암들은 본체로부터 평행하게 연장하고, 4점 프로브는 프로브들과, 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기 접촉점들을 포함하며, 방법은 테스트 샘플의 표면과 접촉하도록 프로브 아암들을 배치하는 단계; 제1 및 제2 프로브 아암을 포함하는 제1 세트, 및 제3 및 제4 프로브 아암을 포함하는 제2 세트를 선택하는 단계; 테스트 장치로부터의 전류를 제1 세트의 제1 프로브 아암을 통해 제1 세트의 제2 프로브 아암에 인가하는 단계 - 제1 전류는 상기 테스트 샘플을 통해 전파함 - ; 제2 세트의 제3 및 제4 프로브 아암들에서 제1 유도 전압을 검출하는 단계; 제1 전압과 제1 전류의 비인 제1 4점 저항(Rfirst)을 계산하는 단계; 제1 및 제2 프로브 아암을 포함하는 제3 세트 - 제3 세트는 제1 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - , 및 제3 및 제4 프로브 아암을 포함하는 제4 세트 - 제4 세트는 제2 세트의 프로브 아암들보다 많지 않은 프로브 아암을 포함함 - 를 선택하는 단계; 테스트 장치로부터의 제2 전류를 제3 세트의 제1 프로브 아암을 통해 제3 세트의 제2 프로브 아암에 인가하는 단계 - 제2 전류는 테스트 샘플을 통해 전파함 - ; 제4 세트의 제3 및 제4 프로브 아암들 사이에서 제2 유도 전압을 검출하는 단계; 제2 전압과 상기 제2 전류의 비인 제2 4점 저항(Rsecond)을 계산하는 단계; 상기 제1 및 제2 4점 저항에 기초하여 보정 인자를 계산하는 단계; 상기 보정 인자를 이용하여 상기 테스트 샘플의 저항을 계산하는 단계 를 포함한다. 제2 양태에 따른 방법은 본 발명의 제1 양태와 관련하여 언급된 임의의 특징들을 포함할 수 있다. 본 발명의 제3 양태는 테스트 샘플 및 테스트 프로브를 각각 유지하기 위한 제1 및 제2 홀더, 제1 및/또는 제2 양태에 따른 방법의 컴퓨터 구현을 저장하기 위한 메모리 디바이스 및 제1 및/또는 제2 양태에 따른 방법의 컴퓨터 구현을 실행하기 위한 마이크로프로세서를 구비하는 테스트 장치에 관한 것이다. 본 발명의 제3 양태에 따른 테스트 장치는 본 발명의 제1 및/또는 제2 양태와 관련하여 언급된 방법의 임의의 특징들을 포함할 수 있다. 제4 양태에서, 본 발명은 본체, 및 프로브 팁을 각각 포함하는 복수의 프로브 아암을 구비한 프로브를 이용하여 테스트 샘플의 특유의 전기적 특성을 얻기 위한 방법에 관한 것으로서, 특유의 전기적 특성은 저항 특성을 포함하고, 복수는 적어도 4개이고, 프로브 아암들은 본체로부터 평행하게 연장하고, 프로브는 프로브 팁들과, 프로브 팁들에 대해 전기 신호들을 송수신하는 테스트 장치 간의 전기적 접촉을 설정하기 위한 전기적 접촉점들을 포함하며, 방법은 (a) 테스트 샘플의 표면과 접촉하도록 프로브 팁들을 배치하는 단계; (b) 제1 세트의 2개의 프로브 팁 사이에 전류를 인가하고, 제1 세트의 프로브 팁들 중 어느 것도 포함하지 않는 제2 세트의 2개의 프로브 팁 사이의 전압을 결정함으로써 측정을 수행하기 위한 4개 프로브 팁의 서브세트를 선택하고, 프로브 팁들의 세트들의 모든 조합에 대해 측정을 수행하는 단계; (c) 특유의 전기적 특성의 모델 값을 설정하는 단계; (d) 모델 값에 기초하여 특유의 전기적 특성에 대한 모델 데이터를 계산하는 단계; 측정 및 계산된 모델 데이터가 수렴하지 않는 경우에, 조정된 모델 값을 설정하고, 조정된 모델 값을 이용하여 단계 (d)를 반복하는 단계; 측정 및 상기 계산된 모델 데이터가 수렴하는 경우에, 모델 데이터로부터 특유의 전기적 특성을 추출하는 단계 를 포함한다. 테스트 장치는 팁들이 테스트 샘플의 표면과 전기적으로 접촉하는 위치로 테스트 프로브를 이동시키기 위한 액추에이터들 또는 다른 디바이스들을 포함할 수 있다. 테스트 프로브는 US 2004/0056674 및 EP 1 610 131과 같은 공보들에 개시된 것과 유사한 종류일 수 있고, 테스트 장치는 US 2005/0127929 및 EP 1466 182와 같은 공보들에 개시된 것과 유사한 종류일 수 있다. 전술한 US 특허 공보들이 참조되며, 이들 모두는 본 명세서에 참조로 반영된다. 프로브는 적어도 4개의 프로브 팁을 포함하므로, 2개의 프로브 팁의 2개 세트의 조합들을 여러 방법으로 선택하는 것이 가능하다. 각각의 조합에서 선택된 세트들은 어떠한 공통 팁도 포함하지 않는다. 예를 들어 프로브가 팁들 A, B, C 및 D를 포함하는 경우, 제1 조합은 A 및 B의 세트이고, 제2 세트는 C 및 D일 수 있다. 또한, 제2 조합은 A 및 C의 제1 세트 및 B 및 D의 제2 세트일 수 있다. 또한, 제3 조합은 B 및 C의 제1 세트 및 A 및 D의 제2 세트일 수 있다. 보다 많은 팁을 갖는 프로브를 이용하면, 더 많은 조합이 가능하다. 이어서, 이러한 세트들의 조합들을 이용하여 측정들이 수행된다. 이어서, 이용되는 조합들 각각에 대해, 전기적 특성에 대한 모델 값에 기초하여 모델 데이터가 계산된다. 모델 값은 초기 추정치로서 시작될 수 있으며, 테스트 샘플에 대한 지식에 기초할 수 있다. 이어서, 모델 데이터가 측정 데이터와 비교된다. 모델 데이터 및 측정 데이터가 충분히 근접하는 경우, 방법은 테스트 샘플의 특유의 전기적 특성의 수용 가능한 값을 제공하였다. 모델 값을 조정하고, 측정 값 또는 값들에 대한 계산 및 비교를 반복하는 것이 필요할 수 있다. 둘 이상의 특유의 전기적 특성이 동시에 결정되어야 하는 경우에 조정은 상하 또는 양자일 수 있다. 조정은 수용 가능한 결과가 얻어질 때까지 반복될 수 있다. 모델 데이터와 측정 데이터의 차이에 대한 임계값이 미리 정의될 수도 있다. 대안으로, 반복 프로세스는 차이가 최소인 점을 결정할 수 있다. 다른 실시예에서, 방법은 측정들 중 하나의 보정 값을 계산하는 단계를 포함할 수 있다. 하나 이상의 측정이 보정 인자 또는 보정 함수에 의해 보정될 수 있다. 현재 바람직한 실시예에서, 특유의 전기적 특성은 상부 층 저항, 하부 층 저항, 저항-면적 곱, 또는 이들의 임의 조합이다. 다른 전기적 특성들도 결정될 수 있다. 본 발명의 이로운 실시예에서, 모델 데이터는 다음 식을 이용하여 계산된다. 아래의 첨부 도면들에 대한 설명으로부터 명백하듯이, 값들 x, y, z 및 w는 주어진 배열에서 프로브 아암들 간의 간격들이다. RT는 상부 층 저항, RB는 하부 층 저항, 그리고 RA는 저항-면적 곱이다. K0는 제2 종류, 0차의 수정 베셀 함수이다. λ는 다음 식에 의해 주어지는 전이 길이이다. 본 발명의 이로운 실시예에서, 방법은 계산된 모델 데이터 중 하나에 대해 보정을 수행하는 단계를 더 포함할 수 있다. 보정은 계산된 모델 데이터 중 하나 이상에 대해 수행될 수도 있다. 본 발명의 제4 양태에 따른 방법은 양태들 1, 2 및/또는 3 중 임의 양태의 특징들 중 임의 특징을 포함할 수 있다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
4점 프로브 저항 측정 시 개별 프로브들 간의 거리가 추정된 거리와 다르거나 프로브 아암의 배치로 인해 발생하는 에러를 해결하기 위한 본 발명의 목적은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    질문이 요구하는 기술적 문제 상황과 그에 따른 발명의 목적을 파악한다.

    • 개별 프로브들 간의 거리가 추정된 거리와 다르고, 따라서 테스트 샘플의 표면에서의 전류 분포가 추정된 바와 같지 않도록 테스트 프로브의 프로브 아암들이 배치되는 사실에 의해 에러들이 발생한다.
  2. 2정보 추출information_extraction

    에러가 발생하는 원인(비이상적인 배치)과 이를 해결하기 위한 기술적 수단을 추출한다.

    • 본 발명은 특히 4점 프로브 저항 측정에 있어서 인라인 위치 에러들을 제거하기 위한 방법 및 시스템을 제공한다.
    • 본 발명은 테스트 샘플의 표면 상의 프로브들의 비 이상적인 배치에 의해 발생하는 에러들을 줄이거나 제거하기 위한 향상된 보정 인자를 계산하는 방법을 제공한다.
  3. 3근거 선택evidence_selection

    발명의 목적을 직접적으로 명시한 문구를 선별한다.

    • 4점 프로브 저항 측정에 있어서 인라인 위치 에러들을 제거하기 위한 방법 및 시스템을 제공한다.
    • 테스트 샘플의 표면 상의 프로브들의 비 이상적인 배치에 의해 발생하는 에러들을 줄이거나 제거하기 위한 향상된 보정 인자를 계산하는 방법을 제공한다.
  4. 4논리 통합logical_integration

    문제 원인(비이상적 배치로 인한 위치 에러)과 해결책(향상된 보정 인자 계산)을 연결하여 목적을 정리한다.

  5. 5결론 도출conclusion_formulation

    발명의 목적을 기술적 관점에서 결론짓는다.

    • 인라인 위치 에러들을 제거
    • 에러들을 줄이거나 제거하기 위한 향상된 보정 인자를 계산
  6. 6답변 생성answer_generation

    질문에 대해 문맥에 근거한 완성된 문장으로 답변을 작성한다.

최종 답변 (final_answer)
본 발명의 목적은 4점 프로브 저항 측정 시 발생하는 인라인 위치 에러들을 제거하기 위한 방법 및 시스템을 제공하는 것이며, 특히 테스트 샘플 표면 상의 프로브들의 비 이상적인 배치로 인해 발생하는 에러들을 줄이거나 제거하기 위해 향상된 보정 인자를 계산하는 방법을 제공하는 데 있다.
핵심 해석 (core_interpretation)
본 발명은 4점 프로브 저항 측정 시 비이상적인 프로브 배치로 인한 인라인 위치 에러들을 줄이거나 제거하기 위한 향상된 보정 인자를 계산하는 방법을 제공한다.