ＥＰＲＯＭ 셀 document_id A220623064641

프로그램 가능한 판독 전용 메모리(PROM; programmable read-only memory) 칩은 공지되어 있으며 다양한 컴퓨터 장치에서 널리 사용되고 있다. 종래의 PROM 칩은 행(low) 및 열(column)을 형성하는 금속 도체의 그리드를 포함한다. 행 및 열은 유전층에 의해 분리된 여러 층의 칩 상에 형성되며, 처음에 각각의 행/열 교차부를 상호접속하는 도전성 퓨즈를 포함한다. 각각의 교차부는 1 비트를 제공한다. 칩을 프로그램하기 위해, 비교적 높은 전류가 소정의 퓨즈에 선택적으로 라우팅되어 이들을 녹인다. 회로의 이진 로직에서, 퓨즈가 잔존하는 교차부는 1의 값을 갖는 반면에, 퓨즈가 녹아버린 교차부는 0의 값을 제공한다. 수정된 유형의 PROM 칩이 또한 공지되어 있다. 어레이보다는 비트들을 개별적으로 처리할 수 있으며 상이한 퓨즈 기술을 이용하는 부의 채널(negative-channel) 금속 산화물 반도체(NMOS) 칩이 개발되었다. 이러한 비표준 PROM 칩은 잉크젯 프린트헤드 등에 사용된다. 표준 PROM 기술과의 차이에도 불구하고, NMOS 칩은 기본적으로는 동일한 방식으로 프로그램되고 사용된다. 각각의 비트를 원하는 이진 상태로 프로그램하기 위해 퓨즈들이 선택적으로 녹는다. 이런 방법으로 ROM 칩을 프로그래밍하고 사용하는 것은 몇 가지 단점을 갖는다. 칩이 처음에 부적절하게 프로그램되면, 그것을 수정할 방법이 없고, 칩을 폐기해야 한다. 또한, 퓨즈들이 비교적 크고, 신뢰할 수 없다. 예를 들어 잉크젯 프린트헤드 회로에서, 퓨즈는 프로그래밍 동안 잉크젯 오리피스층(orifice layer)에 손상을 줄 수 있고, 퓨즈가 녹아버린 후에, 퓨즈로부터의 금속 잔해가 잉크 속으로 들어가서 펜이 막히게 하거나 또는 결과적으로 인쇄 품질을 떨어뜨린다. 최근에, 전기적으로 프로그램가능한 판독 전용 메모리(EPROM) 장치가 또한 개발되었다. 통상의 PROM 칩과 달리, EPROM 칩은 퓨즈를 포함하지 않는다. 통상의 ROM 칩과 같이, EPROM은 행 및 열의 도전성 그리드를 포함한다. 각 교차부에서의 셀은 유전체로 작용하는 얇은 산화물층에 의해 서로로부터 분리되는 두 개의 게이트를 갖는다. 이들 중 하나의 게이트를 플로팅 게이트라고 하고, 다른 하나를 제어 게이트 또는 입력 게이트라고 한다. 행에 대한 플로팅 게이트의 유일한 링크는 제어 게이트를 통해서이다. 빈 EPROM은 모든 게이트가 완전히 개방된 경우이며, 각 셀은 1의 값을 갖는다. 즉, 플로팅 게이트는 처음에는 전하를 갖지 않는데, 이 때문에 임계 전압이 낮아진다. 비트의 값을 0으로 변경하기 위해, 프로그래밍 전압(예를 들어 10 내지 16 볼트)이 제어 게이트와 드레인에 인가된다. 이 프로그래밍 전압은 여기된 전자를 플로팅 게이트로 잡아당기며, 이로 인해 임계 전압이 높아진다. 여기된 전자는 얇은 산화물층의 다른 쪽으로 진행하여 포획되며, 그 곳에 부의 전하를 제공한다. 이들 음으로 대전된 전자는 제어 게이트와 플로팅 게이트 사이에 장벽으로 작용한다. EPROM 셀을 사용하는 동안에, 셀 센서는 셀의 임계 전압을 감시한다. 임계 전압이 로우이면(임계 레벨보다 낮으면), 셀은 1의 값을 갖는다. 임계 전압이 하이이면(임계 레벨보다 높으면), 셀은 0의 값을 갖는다. EPROM 셀은 각 교차부에 두 개의 게이트를 갖기 때문에, EPROM 칩은 표준 NMOS 또는 PROM 칩에 비해 부가적인 층을 요구한다. 결국, EPROM 회로를 동일 애플리케이션에 적용함으로써 NMOS 회로 내의 퓨즈의 단점들 중 일부가 제거될 수 있지만, EPROM 셀을 사용하면 칩이 부가적인 층을 구비해야 하므로, 칩의 제조 비용 및 복잡성이 증가하거나 또는 별개의 EPROM 칩이 제공되어야 한다.