고 이동도 전압 금속 산화물 반도체 전계-효과 트랜지스터 document_id A220623065324

관련출원 본 출원은 2005년 12월 22일에 출원된, "고 이동성 P-채널 트렌치 전압 금속 산화물 반도체 전계 효과 트랜지스터"라는 제목의, 대리인 소송사건표 VISH-8756.PRO, 미국 가출원 번호 60/753,550에 대해 우선권을 주장하며, 참고에 의해 완전히 여기에 통합된다. MOSFET(metal-oxide semiconductor field-effect transistor; 금속 산화물 반도체 전계 효과 트랜지스터) 디바이스, 특히 전압 디바이스의 온 상태(또는 "온(on)") 저항은 중요한 성능지수(figure of merit)이다. 예를 들면, 그런 디바이스가 켜져 있을 때, 또는 전도될 때, 디바이스에서의 저항가열(resistance heating) 때문에 시스템 전압의 일부가 상실된다. 이것은 효율을 매우 감소시킨다. 그런 저항가열은 또한 방열(heat dissipation) 문제를 일으키며, 이는 차례로 시스템 과열 및/또는 신뢰도(reliability) 저하를 일으킬 것이다. 따라서, 낮은 저항을 가지는 디바이스가 더 바람직하다. MOSFET(metal-oxide semiconductor field-effect transistor) 디바이스의 온 저항은 주로 채널, 드리프트층(drift layer) 및 기판 구성요소의 저항을 포함한다. 낮은 전압 MOSFETs를 위해, 채널 저항 구성요소가 지배적으로 기여한다. 채널 저항은 채널에서의 캐리어(carrier)의 이동성에 반비례한다. 실리콘에서, 채널에서의 캐리어의 이동성은 결정면 및 전류 방향에 의존하며 이 의존성은 전자 대 홀(electron versus hole) 등과 같은, 다른 유형의 캐리어에 대해 다르다. MOSFETs는 결정질 실리콘(crystalline silicon)에 제조될 수 있다. 결정 격자와 관련 있는 구조(geometry)는 밀러 지수(Miller index)의 용어로 일반적으로 기술되며, 예를 들면, a, b 및 c와 같은 결정의 결정학상의 축을 참조한다. 결정이 정기적일 때, 등가(equivalent) 방향 및 면의 계열이 존재한다. 여기서, 결정 잉곳에서 슬라이스된 웨이퍼의 표면(surface of a wafer sliced from a crystal ingot) 등과 같은, 면은 (abc) 등과 같이 괄호로 묶어 기술된다. 이 표기법은 (abc) 면 및 등가 면을 기술한다. 결정 격자에 관련된 방향은, 예를 들면 [abc] 등과 같이, 각 괄호(bracket)로 묶어 기술된다. 이 표기법은 [abc] 방향 및 등가 방향을 기술한다. 실리콘에서의 전자의 이동성은 (100) 결정질 면에서 최대임이 알려져 있고 전류 방향에 약하게 의지하고 있다. 대조적으로, 홀의 이동성은 결정질 면 방위(orientation of the crystalline plane) 및 전류의 방향 둘 다와 강한 상관관계가 있다. 홀의 이동성은 (110) 결정질 면 및 [100] 방향에서 최대이다. (110) 결정질 면에서의 홀의 이동성이 [110] 방향에서 최대가 되는 전류의 방향에 의존적이라는 것이 오랫동안 알려져 왔다(D. 콜만(Colman) 외, Journal of Applied Physics, pp. 1923-1931, 1968년). 그들의 실험 결과는 도 1(종래 기술)의 도표에서 나타내었다. 도 1의 도표에서, 종래의 (100) 방위와 비교하여, (110) 결정질 면에 있는 홀 이동성이 게이트 바이어스(gate bias)에 의존하는, 두 요인보다는 더 많이 증가함이 분명하다. 플러머(Plummer) 등은, 또한 (110) 결정질 면에 평행한 트렌치 측벽을 가지는 (100) 웨이퍼에 제조된 트렌치 전압 MOSFET가 (110) 면에 평행한 트렌치 벽을 가지는 대응하는 트렌치 MOSFETs보다 더 높은 게이트 전압에서 더 높은 홀 이동성을 나타내기는 한데 전류의 방향이 또한 [100] 방향임을 보고하였다(1980 IEDM, pp. 104-106). 최근에, 많은 학자들이 홀 이동성이 (110) 면 및 [110] 방향에서 가장 높다는 것을 반복하고 있다(H. 일리에(Irie) 외, IEDM, 225-228, 2004년, 및 그 참조). 트렌치 측면 디바이스(trench lateral device)에 대한 특허가 또한 웬델 P. 노블(Wendell P. Noble) 외에 등록되었다(미국 특허 # 6,580,154, 2003년 6월 17일 등록). 그러나, 종래의 P-채널 트렌치 MOSFET 디바이스는 홀이 (100) 결정질 면을 따르는 반전 채널(inversion channel)에서 이동하고 전류의 방향이 [100] 방향이 되도록 제조된다. 그러므로 감소한 온 저항을 가지는 전압 MOSFET 디바이스가 필요하다. 부가적으로 필요한 것은 홀이 (110) 면에 한정되고 [110] 방향으로 이동하는 P-채널 트렌치 전압 MOSFET를 위한 시스템 및 방법이다. 기존의 반도체 디자인 및 제조 시스템 및 방법과 호환할 수 있고 보완적인 전압 MOSFETs를 위한 시스템 및 방법이 더 필요하다. 본 발명의 실시예는 이런 장점을 제공한다.