문맥 (context)
최근 집적 회로(ICs)의 대부분은 금속 산화 반도체 전계 효과 트랜지스터(MOSFETs 또는 MOS 트랜지스터)라고도 불리우는 복수의 상호연결된 전계 효과 트랜지스터(FETs)를 사용하여 구현된다. 상기 IC들은 보통 P-채널 FET와 N-채널 FET 모두를 사용하여 형성되며, 상보형(complementary) MOS 또는 CMOS 회로라고 칭해진다. FET IC들의 성능은 절연체층 위에 놓인 반도체 물질의 얇은 층 안에 FET를 형성함으로써 일부 개선될 수 있다. 그러한 SOI(semiconductor on insulator) FET들은, 여러가지 이점들 중에서도 특히, 낮은 접합 커패시턴스를 보여주며 따라서 높은 속도에서 동작 할 수 있는 이점이 있다.
SOI층 내부 및 위에 형성된 MOS 트랜지스터들은 상호 연결되어 요구되는 회로 기능을 구현한다. 회로 기능상 요구되는 바와 같이 디바이스들에 전력을 공급하기 위하여 다수의 전압 버스들 또한 적합한 디바이스들과 연결된다. 전압 버스들은 예를 들면 Vdd 버스, Vcc 버스, Vss 버스, 그리고 이와 같은 것들을 포함할 수 있으며, 내부적으로 발생되거나 내부적으로 변경된 전력 공급원에 접속된 버스뿐만 아니라 외부의 전력 공급원에 연결된 버스들도 포함할 수 있다. 본 명세서에서 사용되는 용어들은 내부 버스뿐만 아니라 외부 버스에도 적용될 것이다. 회로가 동작하는 동안 회로안의 다수의 노드들이 충전되거나 방전될 때, 상기 다수의 버스들을 통하여 노드들에 전류가 공급되거나 노드들에서 전류가 빠져나갈 것이다. 특히 집적 회로의 스위칭 속도가 높아짐에 따라, 버스를 통해 공급 또는 빠져나가는 전류는 그 버스 상에 현저한 전압 스파이크를 발생시킬 수 있는데, 이는 버스에 내재된 인덕턴스 때문이다. 전압 스파이크에 의해 발생될 수 있는 논리 에러를 피하기 위하여, 상기 버스들 사이에 디커플링(decoupling) 커패시터들을 배치하는 것은 일반적인 일이 되었다. 예를 들어, 그러한 디커플링 커패시터들은 Vdd와 Vss버스 사이에 연결될 수 있다. 이 디커플링 커패시터들은 일반적으로 버스의 길이 방향을 따라 분포한다. 상기 커패시터들은 대부분 MOS 커패시터들로서 형성되며, 이 MOS 커패시터들은 MOS트랜지스터의 게이트 전극을 형성하기 위해 사용된 것과 동일한 물질을 사용하여 형성되는 커패시터의 일 플레이트와, SOI층 안의 불순물 도핑된 영역에 의해 형성되는 커패시터의 다른 플레이트와, 그리고 게이트 유전체로서 형성되며 커패시터의 두 플레이트를 분리(seperation)하는 유전체를 구비한다.
종래의 방식으로 형성된 이러한 디커플링 커패시터들의 한가지 문제점은 커패시터의 사이즈이다. 증가하는 숫자의 소자들을 주어진 사이즈의 반도체 칩위에 제조할 수 있도록 하기 위하여, 집적 회로 소자의 사이즈를 줄이기 위한 계속적인 노력이 있어 왔다. 종래의 방식으로 제조된 디커플링 커패시터들의 사이즈는 이 계속적인 노력을 방해한다. 종래의 방식으로 제조된 디커플링 커패시터들의 단위 면적당 커패시턴스를 증가시켜 커패시터 사이즈를 줄일 수 있도록 하기 위해서는, 커패시터 유전체의 두께를 줄여야만 한다. 커패시터 유전체의 두께를 줄이는 것은 신뢰성을 저하시킬뿐만 아니라 커패시터 누설 전류를 증가시키는 문제점을 야기한다. 더욱이, MOS 트랜지스터의 게이트 전극과 커패시터 유전체 모두에 동일한 유전체 물질을 사용하도록 요구하는 것은 불리한 점이 있는데, 이러한 요구사항은 제조 공정의 유연성을 제한하기 때문이다.
따라서, 매우 얇은 유전체 층에 의존하지 않은채 단위 면적당 높은 커패시턴스를 갖는 커패시터를 포함한 집적 회로를 제조하기 위한 방법이 요구된다. 추가적으로, IC의 MOS 트랜지스터의 게이트 절연체로부터 분리되어 형성된 커패시터 유전체의 커패시터들을 포함하는 집적 회로를 제조하기 위한 방법이 요구된다. 더욱이, 본 발명의 다른 요구되는 특징 및 특성들은 앞서 설명된 기술분야와 배경기술, 그리고 첨부의 도면과 관계된 다음의 실시예와 첨부의 청구항들에서 명백해질 것이다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
종래의 방식으로 제조된 디커플링 커패시터의 사이즈를 줄이기 위해 유전체의 두께를 줄일 경우 발생하는 문제점은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation디커플링 커패시터의 사이즈를 줄이기 위해 유전체 두께를 감소시켰을 때 발생하는 부정적인 결과(문제점)를 파악해야 한다.
-
2정보 추출
information_extraction커패시터 사이즈를 줄이기 위한 방법으로 유전체 두께를 줄이는 방식이 언급된다.
- 커패시터들의 단위 면적당 커패시턴스를 증가시켜 커패시터 사이즈를 줄일 수 있도록 하기 위해서는, 커패시터 유전체의 두께를 줄여야만 한다.
-
3근거 선택
evidence_selection유전체 두께 감소 시 발생하는 구체적인 문제점들을 추출한다.
- 커패시터 유전체의 두께를 줄이는 것은 신뢰성을 저하시킬뿐만 아니라 커패시터 누설 전류를 증가시키는 문제점을 야기한다.
-
4논리 통합
logical_integration유전체 두께 감소가 신뢰성 저하와 누설 전류 증가라는 두 가지 문제를 동시에 야기함을 연결한다.
- 신뢰성을 저하시킬뿐만 아니라 커패시터 누설 전류를 증가시키는 문제점을 야기한다.
-
5결론 도출
conclusion_formulation추출된 두 가지 문제점을 종합하여 답변을 구성한다.
- 신뢰성을 저하시킬뿐만 아니라 커패시터 누설 전류를 증가시키는 문제점
-
6답변 생성
answer_generation질문에 대해 명확하고 간결하게 답변을 작성한다.
- 신뢰성을 저하시킬뿐만 아니라 커패시터 누설 전류를 증가시키는 문제점
최종 답변 (final_answer)
커패시터 유전체의 두께를 줄이면 신뢰성이 저하될 뿐만 아니라 커패시터의 누설 전류가 증가하는 문제점이 발생한다.
핵심 해석 (core_interpretation)
커패시터의 사이즈를 줄이기 위해 커패시터 유전체의 두께를 줄이는 것은 신뢰성을 저하시키고 커패시터 누설 전류를 증가시키는 문제점을 야기한다.