초단파 레이저 펄스 웨이퍼 스크라이빙 document_id A220623067377

집적 회로(IC)는 일반적으로, 반도체 기판 상에 또는 기판 내에 어레이로 제조된다. IC는 일반적으로, 기판 상에 형성된 몇 개의 층을 포함한다. 그 층 중에서 하나 이상의 층이 기계적 톱 또는 레이저를 이용해서 스크라이빙 레인 또는 스트리트를 따라 제거될 수 있다. 스크라이빙 후에, 기판이 회로 구성요소를 서로로부터 분리하기 위해 톱 또는 레이저를 이용해서 관통절삭(throughcut)(때로는 다이싱으로 불림) 될 수 있다. 반도체 제조업자는 칩 성능을 개선하기 위해 IC 내의 트랜지스터 크기를 줄여 왔다. 이는 증가된 속도 및 디바이스 밀도를 야기했다. 추가적인 개선을 촉진하기 위해, 반도체 제조업자는 절연 층의 커패시턴스를 줄이기 위한 물질을 이용한다. 예컨대, 더 정교한(finer) 회로 패턴을 형성하기 위해, 낮은 절연 상수(낮은 k) 격리막을 갖는 반도체 웨이퍼가 반도체 기판의 표면 상에 라미네이팅된다. 낮은 k 절연체는 예컨대, SiOF 또는 SiOB와 같은 무기 물질 또는 폴리이미드를 주성분으로 하는 또는 파릴렌을 주 성분으로 하는 폴리머와 같은 유기 물질을 포함할 수 있다. 그러나, 종래의 기계적인 절삭 방법 및 레이저 절삭 방법은 예컨대, 낮은 K 절연 물질을 가지고 많은 진보한 마무리된 웨이퍼를 스크라이빙하는데 매우 적합하지는 않다. 비교적 낮은 밀도와, 기계적 강도 및 열적 응력에 대한 민감도의 부족이 낮은 k 절연 물질이 응력에 매우 민감하게 만든다. 종래의 기계적 웨이퍼 다이싱 및 스크라이빙 기술이 낮은 k 물질 내에서 칩, 크랙 및 그밖의 유형의 결함을 야기해서 IC 디바이스에 손상을 가한다는 것이 알려져 있다. 이러한 문제를 줄이기 위해, 절삭 속도가 줄어든다. 그러나, 이것은 처리량을 심하게 줄인다. 나아가, 공지된 레이저 기술은 과도한 열 및 파편을 생성할 수 있다. 전통적으로, 수십 나노초 이상에서 레이저 펄스 폭이 반도체 절삭 또는 스크라이빙을 위해 이용되어 왔다. 그러나, 이러한 긴 펄스 폭은 과도한 열 확산을 허용하는데, 이 러한 열 환산은 열 감응(affected) 구역, 리캐스트(recast) 산화층, 과도한 파편 및 그밖의 문제점을 야기한다. 예컨대, 도 1은 종래의 레이저 절삭 기술을 이용해서 다이싱된 반도체 물질(100)의 개략적인 측면이다. 절삭 영역(102) 근처에서, 열 감응 구역(104) 및 리캐스트 산화층(106)이 형성되어 있다. 크랙이 열 감응 구역(104)에 형성되어 반도체 물질(100)의 다이 브레이크(die break) 강도를 줄일 수 있다. 따라서, 신뢰도 및 수율이 줄어든다. 나아가, 절삭 영역(102)으로부터의 파편(108)이 반도체 물질(100)의 표면 전역에 흩어지며, 예컨대 접합 패드를 오염시킬 수 있다. 또한, 종래의 레이저 절삭 프로파일이 레이저에 의해 분출된(laser ejected) 물질의 트렌치 메우기를 겪을 수 있다. 웨이퍼 두께가 증가될 때, 이 메우기는 더 심해지고 다이싱 속도를 줄인다. 나아가, 많은 프로세스 조건 하에서 일부 물질에 대해, 분출된 메우기 물질은 원래의 타깃 물질보다 후속 패스(pass) 상에서 제거하기가 더 어려울 수 있다. 따라서, IC 디바이스를 손상시킬 수 있는 그리고 기판 상에서 디바이스의 추가적인 세척 및/또는 넓은 분리를 필요로 하는 저 품질의 절삭부가 만들어진다. 따라서, 처리량을 증가시키고 절삭 표면 또는 절단부(kerf) 품질을 개선하는 레이저 절삭 또는 스크라이빙 방법이 요구된다.