터보 디코더 장치 및 방법 document_id A220623069652

통신이 발달하고 이동 통신이 보편화될수록 통신 과정에서 발생하는 에러를 최소화하고자 하는 요구가 커지고 있다. 이러한 요구를 만족시키기 위하여 채널 부호를 연구하는 연구자들은 Shannon's Limit(샤논의 한계)에 접근하는 성능을 갖는 부호를 찾으려고 노력하여 왔다. 이를 위하여 여러 가지 복잡한 규칙에 따라 생성되는 성능이 좋은 부호들이 제시되어 왔으나, 이들 부호들을 효과적으로 복호하면서도 복잡도가 낮은 복호기를 찾아내는데 어려움이 있었다. 이러한 관점에서 최근 Berrou 등에 의해 제시된 터보코드는 AWGN(Additive white Gaussian noise) 환경에서 복호 알고리즘이 비교적 간단하고, 18번의 반복 복호시에 0.7dB 의 낮은 신호대 잡음비에서 비트 에러율(Bit Error Rate : BER)이 10-5 가 되는 획기적인 성능 보임으로써 많은 관심을 불러 일으켰다. 또한, 이러한 터보 코드는 페이딩(Fading) 채널상에서도 신뢰성을 보장할 수 있는 강력한 코딩 기법으로 알려져 있다. 상기 터보 코드의 부호 방법은 기본적으로 길쌈 부호(convolutional code)를 병렬 연접하는 방식으로, 두 개 이상의 구성 부호화기(component code)에 같은 시퀀스의 서로 다른 배열을 적용하는 것이다. 즉, 이전 부호 방법에서는 직렬 연접 부호가 전송하고자 하는 시퀀스에 하나의 부호를 적용하여 부호화한 다음 이 부호화된 시퀀스에 다른 부호를 적용하여 다시 부호화하는 이중 부호화의 과정이었다던 것에 비해, 새로 제안된 터보 부호는 같은 시퀀스를 배열만 바꿔서 서로 다른 부호화기에 적용하는 방법이다. 다음으로, 터보 코드의 복호 방법으로 소프트 출력 반복복호(Soft output iterative decoding) 방법을 이용한다. 지금까지 길쌈 부호에서 일반적으로 사용되어 온 비터비 알고리즘은 시퀀스 오류를 최소화하는 데에는 최적의 방법이었지만, 비트 단위의 정보를 발생시킬 수는 없었다. 터보 부호 복호의 기본 개념이 복호화 기간 내에 각 비트에 대한 정보를 교환하여 이를 다음 복호에 이용함으로써 성능을 향상시키는 것이기 때문에 터보 부호의 복호화 과정에서는 소프트 출력을 얻는 것이 필요하다. 이를 위하여 터보 부호의 제안자들이 사용한 알고리즘은 1974년 Bahl 등이 제시한 알고리즘을 변형한 것으로 MAP(maximum A Posteriori) 알고리즘이라 불린다. 상술한 바에 따르면, 터보 부호는 연접 부호화 소프트 출력 반복 복호 알고리즘의 개념을 적절히 결합한 새로운 부호화 기법임을 알 수 있다. 상술한 바와 같이 통상적인 터보 코드를 이용한 부호화 장치 및 복호화 장치를 도 1에 도시하였다. 도 1을 참조하면, 우선 터보 부호 장치(110)는 두 개의 부호화기(121, 123)와, 상기 부호화기들(121, 123)을 연결하는 인터리버(130)로 구성된다. 입력 정보 비트열(un)을 하나의 출력 비트열(vns)로 한다. 그리고, 상기 입력 정보 비트열(un)을 제 1 부호기(ENC 1)(121)로 입력하여 제 1 패리티 비트열을 얻는다. 상기 입력 정보 비트열(un)은 상기 입력 정보 비트열(un)의 길이와 동일한 크기를 갖는 인터리버(interleaver)로 입력되어 소정 패턴에 의해 인터리빙된다. 상기 인터리빙된 입력 정보 비트열은 제 2 부호기(ENC 2)(123)로 입력되어, 제 2 패리티 비트를 얻는다. 따라서, 상기 터보 부호 장치(110)의 출력은 제 1 부호기(121)의 출력 뿐만 아니라 인터리버(130)를 통해 변형된 출력으로 인해 이중의 패리티 정보를 가지게 된다. 상기 출력들은 터보 부호기에서 원하는 부호율을 얻기 위해 천공기(140)를 통해 천공이 이루어질 수 있다. 예를 들어, 부호율을 1/2로 하기 위해서는 상기 두 개의 부호기로부터의 출력을 번갈아 한번씩 출력하도록 천공하면 된다. 이와 같이 천공을 통해 최종적으로 얻은 패리티 비트 vnp 은 상기 출력 비트열(vns)과 함께 전송 채널을 통해 전송된다. 상기 터보 부호의 부호화 방법은 두 개의 부호화기가 비록 배열은 다르지만 같은 입력 시퀀스의 집합에 적용된다는 점 때문에, 병렬 연접 부호(parallel concatenated code)라 명명된다. 상술한 바와 같은 터보 부호 장치(110)에 의해 부호화된 부호어는 터보 코드의 복호 장치(150)에 의해 복호화가 이루어진다. 일반적으로 이러한 복호 장치(150)는 각각의 비트에 대하여 정보를 발생시킬 수 있도록 상술한 바와 같은 MAP(m a Posteriori)알고리즘을 이용한 소프트 입/출력(soft input soft output : SISO)복호기를 사용한다. 또한, 복호의 성능을 향상시키기 위하여 반복 복호(Iteration)를 이용한다. 도 1을 참조하여, 터보 부호의 복호 장치(150)는 두 개의 복호기(DEC 1, DEC2)(161, 163)와, 인터리버들(162, 164, 165), 역천공기(170)로 구성된다. 도 1을 참조하면, 정보 비트(information bit) yns와 잉여 비트(parity bit) ynp을 터보 부호기의 부호어가 채널을 통과한 신호라 했을 때, yns 는 정보 비트가 채널을 통과한 신호이고, ynp 는 패리티 비트가 채널을 통과한 신호가 된다. 각 복호기들(161, 163)은 수신 신호(yns, ynp )와 이전 복호 과정에서 출력된 정보인 외부 비트(extrinsic bit)를 사전 정보로 입력받아, 복호를 수행하여 로그 근사율(Log likelihood Ratio : LLR) Le를 출력으로 발생시킨다. 그리고, LLR을 구성하고 있는 외부 정보(extrinsic information)는 다음 복호화단의 사전 정보(Priori Information)가 되어 복호의 신뢰도를 향상시키게 된다. 이를 MAP 알고리즘이라 한다.이러한 MAP 알고리즘의 일 예가 도 2에 도시되어 있다. 보통 8번의 반복(Iteration) 복호를 수행하여 비트 에러율(Bit error rate : BER)을 낮추어 복호 성능을 높이게 된다. 도 2에 도시된 i번째 반복(iteration)에서 복호화기에 대한 상세 구성도를 참조하면, 정보 비트(information bit) ys 와, 잉여 비트(parity bit) yp, i-1번째 반복(Iteration)시의 출력값인 외부 비트(extrinsic bit) Le를 입력으로 받아, 각 비트에 대한 로그 근사율(Log likelihood Ratio : LLR)을 출력으로 발생시킨다. 상기 LLR을 구성하고 있는 외부 정보(extrinsic information)는 다음 i+1번째 반복(Iteration)시 복호화기단의 사전 정보(Priori Information)가 되어 복호의 신뢰도를 향상시키게 된다. 그리고, 상기 외부 정보(extrinsic information)는 다음번 복호를 위해 메모리에 저장되어야 한다. 한편, 도 3은 다중 입력 터보 코드(Non-Binary Turbo Codes)에 대한 부호화 장치 및 복호화 장치의 구성을 도시하고 있다. 도 3을 참조하면, 상기 다중 입력 터보 코드는 부호화기(310)에서 부호화기 두 개(321, 323)와, 상기 두 개의 부호화기(321, 323)를 연결하는 인터리버(330)로 이루어져 있다는 점에서 상기 도 1에 도시된 Binary Turbo Codes와 유사하나, 다중 입력이라는 점에서 차이점을 보인다. 도 3을 참조하면, Binary case와 같은 방식으로 진행되며 한 번에 입력되는 부호기 정보 심볼이 2개 비트의 un =(un0, un1 )로 표현되는 것이 차이점이다. 마찬가지로 도 4를 참조하면, 복호기에서 필요한 정보 심볼(information symbol) yn =( yns0 , yns1 )와 잉여 심볼(parity symbol) ynp, 외부 심볼 (extrinsic symbol) Le =( LeA LeB LeC )도 여러 비트가 한 번에 입력되게 된다. 이와 같이 부호기의 입력 비트수가 1 bit이 아닌 k개의 bit을 입력으로 받게 되므로 복호시 bit단위 계산이 아닌 2k-ary symbol 단위로 복호를 하게 된다. 동시 입력 비트 수 k가 2인 이중 입력 터보 코드를 예를 들면, (1,1),(1,-1),(-1,1),(-1,-1)인 4-ary symbol로 로그 근사율(Log likelihood Ratio) LLR값을 계산한다. 로그 근사율(Log likelihood Ratio) LLR 계산은 확률비 계산으로, 상기 네 가지의 조합 중 하나를 기준으로 삼기 때문에, 다음과 같이 총 2k-1개의 로그 근사율(Log likelihood Ratio) LLR값이 필요하게 되어, 위와 같이 이중 입력일 경우 3개의 로그 근사율(Log likelihood Ratio)값이 필요하게 된다. 따라서, k개의 입력 비트 수당 2k-1개의 외부 정보 값이 다중 입력 복호시 필요하게 되어 이중 터보 코드(binary turbo code)에 비해 (2k-1)/k 배만큼 메모리 사이즈(extrinsic memory size)가 더 커지게 된다. k=2인 이중 입력 터보 코드시 binary 경우에 비해 1.5배 메모리가 증가하게 된다. 하기의 003c#표 1003e#을 참조하면, 외부 정보를 위한 메모리가 전체 복호기 면적에서 43%를 차지함을 확인할 수 있다. 따라서, 복호기 구현할 시 외부 정보를 저장하기 위한 메모리가 상당한 부분을 차지하기 때문에 이를 줄일 필요가 있다.