초전도 박막 재료 및 그 제조 방법 document_id A220623073018

최근, 금속 기판 상에, 펄스 레이저 증착(PLD; Pulsed Laser Deposition)법 등의 물리 증착(PVD; Physical Vapor Deposition)법이나, TFA-MOD(Trifluoroacetate-Metal Organic Deposition)법 등의 유기 금속 퇴적(MOD; Metal Organic Deposition)법에 의해 초전도막을 형성한 초전도 테이프 선재 등의 초전도 박막 재료의 개발이 진행되고 있다. 예컨대, 금속 테이프 상에 PLD법 등을 이용하여 산화물 초전도층을 형성할 때, 금속 테이프의 반송 속도, 및 금속 테이프와 산화물 작성용의 타겟과의 거리를 소정의 값으로 함으로써, 큰 임계 전류 밀도(JC)를 갖는 산화물 초전도 선재를 효율적으로 생산하는 방법이 제안되고 있다(일본 특허 공개 제2005-38632호 공보(특허 문헌 1)). 특허 문헌 1: 일본 특허 공개 제2005-38632호 공보 발명의 개시 발명이 해결하고자 하는 과제 PVD법, 특히 PLD법을 채용하여 초전도막을 형성한 경우, 상기 초전도막의 조성은 타겟의 조성에 가깝고, 높은 JC 및 높은 임계 전류(IC)를 갖는 초전도 박막 재료가 얻어진다고 하는 이점이 있다. 그러나, PVD법을 채용한 경우, 감압하에서의 성막이 필요하게 된다. 그 때문에, 효율적인 대량 생산을 실시하는 것이 곤란하여, 제조 비용이 상승한다. 또한, PVD법을 채용하여 초전도막을 형성하는 경우, 막두께가 두꺼워지면 상기 막의 표면의 평활성이 저하된다고 하는 문제점도 있다. 한편, MOD법을 채용하여 초전도막을 형성한 경우, 생산 설비의 간략화가 비교적 용이하다. 그 때문에, PVD법을 채용하는 경우에 비해서, 장치 비용의 저감이 비교적 용이하여, 저렴한 초전도 박막 재료를 생산 가능하다는 이점이 있다. 또한, MOD법에 의해 형성된 초전도막은 표면 평활성이 우수하다는 이점도 갖고 있다. 그러나, 예컨대 TFA-MOD법에 있어서는, 성막 과정에서 초전도막 내로부터 불소가 이탈하면서, 초전도막의 결정이 성장하기 때문에, 초전도막의 결정의 성장 속도가 느려서, 생산 효율의 향상은 반드시 용이하지 않다. 또한, 전술한 불소의 이탈을 균일하게 진행시킬 필요가 있기 때문에, 예컨대 폭이 넓은 초전도 박막 재료를 제조하는 것은 곤란하여, 생산 효율의 향상이 저해된다. 또한, TFA-MOD법에 있어서는, 그 프로세스 중에, 취급에 주의가 필요한 불화 수소가 생성되기 때문에, 불화 수소의 처리 비용이 필요하게 되어, 초전도 박막 재료의 생산 비용 상승의 원인으로 된다. 이에 대하여, 불소계의 유기 금속염 용액을 사용하지 않는 무불소계 MOD법을 채용함으로써, 상술한 TFA-MOD법의 문제점을 해소할 수 있다. 그러나, 무불소계 MOD법에 있어서는, 기판이나 기판 상에 형성된 중간층으로부터의 초전도막의 핵성장이 용이하지 않다는 문제점을 갖고 있다. 이상과 같이, 종래, 초전도 박막 재료에 있어서, 높은 JC 및 높은 IC 등의 우수한 특성과, 저비용화의 실현을 양립하는 것은 곤란하였다. 그래서, 본 발명의 목적은 높은 JC 및 높은 IC 등의 우수한 특성과, 저비용화의 실현을 양립하는 것이 가능한 초전도 박막 재료 및 그 제조 방법을 제공하는 것이다. 과제를 해결하기 위한 수단 본 발명에 따른 초전도 박막 재료는 기판과, 기판 상에 형성된 초전도막을 구비하고 있다. 그리고, 초전도막은 물리 증착법에 의해 형성된 물리 증착층과, 물리 증착층 상에 유기 금속 퇴적법에 의해 형성된 유기 금속 퇴적층을 포함하고 있다. 높은 JC 및 높은 IC 등의 우수한 특성을 초전도 박막 재료에 부여하기 위해서는, 초전도막에 있어서 높은 표면 평활성 및 배향성을 확보하면서, 충분한 막두께의 초전도막을 형성하는 것이 중요하다. 본 발명자는, 이것을 저비용으로 실현 가능한 초전도 박막 재료 및 그 제조 방법에 대해서 상세히 검토를 행하였다. 그 결과, 먼저, 물리 증착법(PVD법)에 의해 타겟의 조성에 가깝고, 배향성이 높은 초전도막으로서의 물리 증착막을 형성하며, 그 위에 유기 금속 퇴적법(MOD법)에 의해 초전도막으로서의 유기 금속 퇴적층을 형성함으로써, 배향성이 높고, 또한 표면 평활성이 높은 초전도막을 저비용으로 형성할 수 있는 것을 발견하였다. 이 제조 방법에 의하면, 높은 JC 및 높은 IC 등의 우수한 특성을 갖고, 또한 저비용인 초전도 박막 재료를 제조할 수 있다. 즉, 전술한 바와 같이 PVD법만으로 초전도막을 형성한 경우, 초전도막이 두꺼워지면 표면 평활성이 저하되는 경향이 있지만, 초전도막 전체를 PVD법에 의해 형성하는 것은 아니고, 표면 평활성이 우수한 MOD법과 조합함으로써, 초전도막의 표면 평활성이 향상한다. 또한, 물리 증착층을 시드막(seed film)으로 하여 유기 금속 퇴적층을 형성하면, 유기 금속 퇴적층의 핵성장이 용이해진다. 이와 같이, 본 발명의 초전도 박막 재료에 의하면, PVD법 및 MOD법의 각각의 결점을 보완하면서, 양자의 이점을 살림으로써, 높은 JC 및 높은 IC 등의 우수한 특성과, 저비용화의 실현을 양립시킬 수 있는 초전도 박막 재료를 제공하는 것이 가능해진다. 여기서, 배향성이란 결정립의 결정 방향이 정렬되어 있는 정도를 말한다. 또한, 표면 평활성이란 막의 표면의 평탄성을 말한다. 상기 초전도 박막 재료에 있어서 바람직하게는, 기판과 초전도막 사이에 중간층을 더 구비하고 있다. 기판과 초전도막 사이에 중간층을 개재시킴으로써, 초전도막의 배향성의 향상이 가능하다. 또한, 기판과 초전도막 사이의 원자의 확산 및 반응을 억제할 수 있다. 그 결과, 초전도 박막 재료의 특성을 향상시킴과 아울러 기판의 선택의 폭을 넓힐 수 있다. 상기 초전도 박막 재료에 있어서 바람직하게는, 초전도막은 기판의 양쪽의 주면 상에 형성되어 있다. 초전도막은 막두께가 커짐에 따라서, 표면 평활성의 확보나 보이드(void) 등의 내부 결함의 억제가 곤란해지기 때문에, 성막 조건의 엄밀한 제어가 필요하게 된다. 이에 대하여, 기판의 양쪽의 주면 상에 초전도막을 형성함으로써, 초전도 박막 재료 전체에서 소망하는 IC를 확보하기 위해서 필요한, 각 주면 상의 초전도막의 막두께를 얇게 할 수 있다. 그 결과, 각 주면 상의 초전도막에서의 표면 평활성의 확보나 보이드 등의 내부 결함의 억제가 용이해짐과 아울러, 양쪽의 주면 상의 초전도막에 의해 충분한 IC를 확보하는 것이 가능해진다. 상기 초전도 박막 재료에 있어서 바람직하게는, 초전도막에서는, 물리 증착층과, 유기 금속 퇴적층과의 조합으로 이루어지는 구조가 복수 적층되어 있다. 전술한 바와 같이, PVD법에 의해 형성된 물리 증착층은 막두께가 두꺼워짐에 따라서 표면 평활성을 확보하는 것에 곤란하게 된다. 또한, MOD에 의해 형성된 유기 금속 퇴적층은, 막두께가 두꺼워짐에 따라서 보이드 등의 내부 결함의 억제가 곤란하게 된다. 이에 대하여, 먼저 물리 증착층을 형성한 후, 물리 증착층 상에 유기 금속 퇴적층을 형성함으로써 표면 평활성을 향상시킬 수 있다. 또한, 유기 금속 퇴적층의 막두께를 보이드 등의 내부 결함의 억제가 용이한 정도로 제한하여, 표면 평활성이 향상한 초전도막 상에 재차 물리 증착층을 형성하고, 이 물리 증착층 상에 유기 금속 퇴적층을 더 형성함으로써, 초전도막의 막두께를 두껍게 할 수 있음과 아울러, 재차 초전도막의 표면 평활성이 향상된다. 이와 같이, 물리 증착층과 유기 금속 퇴적층의 조합으로 이루어지는 구조가 복수 적층됨으로써, 표면 평활성의 확보나 보이드 등의 내부 결함의 억제를 용이하게 하면서, 충분한 막두께의 초전도막을 형성하여, 소망하는 IC, JC 등의 초전도 특성이 확보 가능한 초전도 박막 재료를 제공할 수 있다. 상기 초전도 박막 재료에 있어서 바람직하게는, 유기 금속 퇴적층의 두께는 1㎛ 이하이다. MOD법에 의해 형성된 유기 금속 퇴적층은 막두께가 두꺼워짐에 따라서 보이드 등의 내부 결함이 발생하기 쉽게 된다. 유기 금속 퇴적층이 1㎛ 이하이면, 비교적 용이하게 보이드 등의 내부 결함의 발생을 억제할 수 있다. 상기 초전도 박막 재료에 있어서 바람직하게는, 물리 증착층의 두께는 2㎛ 이하이다. PVD법에 의해 형성된 물리 증착층은 막두께가 두꺼워짐에 따라서 표면 평활성을 확보하는 것이 곤란하게 된다. 물리 증착층이 2㎛ 이하이면, 비교적 용이하게 양호한 표면 평활성을 확보할 수 있다. 상기 초전도 박막 재료에 있어서 바람직하게는, 상술한 물리 증착법은 펄스 레이저 증착법, 스퍼터법 및 전자 빔법으로 이루어지는 군으로부터 선택되는 어느 하나의 증착법이다. 물리 증착(PVD)법 중에서도, 펄스 레이저 증착법, 스퍼터법 및 전자 빔법은 배향성이 높은 초전도막의 형성에 적합하여, 본 발명의 물리 증착막의 형성에 적합하다. 상기 초전도 박막 재료에 있어서 바람직하게는, 유기 금속 퇴적법은 불소를 포함하는 유기 금속염 용액을 사용하지 않는 무불소계 유기 금속 퇴적법이다. 무불소계 유기 금속 퇴적법은 유기 금속 퇴적(MOD)법의 대표적 퇴적법인 TFA-MOD법과는 달리, 성막 과정에서 초전도막 내로부터 불소가 이탈하면서, 초전도막의 결정이 성장하는 퇴적법이 아니기 때문에, 초전도막의 결정의 성장 속도가 빨라서, 생산 효율의 향상이 가능하다. 또한, 전술한 불소의 이탈을 균일하게 진행시킬 필요도 없기 때문에, 예를 들면 폭이 넓은 초전도 박막 재료를 제조하는 것도 용이하게 되어, 생산 효율의 향상에도 기여할 수 있다. 또한, 성막 프로세스 중에, 취급에 주의가 필요한 불화 수소가 생성되는 일도 없기 때문에, 불화 수소의 처리 비용이 불필요하다. 또한, 중성의 용액을 이용하여 상기 프로세스를 실시하는 것이 가능하기 때문에, 본 발명의 초전도 박막 재료에 적용한 경우, 앞서 형성된 물리 증착층에 손상을 주지 않고 유기 금속 퇴적층을 형성할 수 있다. 그 결과, 제조 비용을 억제하면서, 본 발명의 초전도 박막 재료의 특성을 한층더 향상시킬 수 있다. 여기서, 무불소계 유기 금속 퇴적법이란, 불소를 포함하는 유기 금속염 용액을 사용하지 않는 유기 금속 퇴적법을 말한다. 또한, 상기 유기 금속 퇴적법에 사용하는 용액으로서는, 예를 들면 금속 아세틸아세토네이트계의 용액(Ho:Ba:Cu=1:2:3), 나프텐산계의 용액 등을 들 수 있다. 본 발명에 따른 초전도 박막 재료의 제조 방법은, 기판을 준비하는 기판 준비 공정과, 기판 상에 초전도막을 형성하는 초전도막 형성 공정을 구비하고 있다. 그리고, 초전도막 형성 공정은 물리 증착법에 의해 물리 증착층을 형성하는 물리 증착 공정과, 물리 증착층 상에 유기 금속 퇴적법에 의해 유기 금속 퇴적층을 형성하는 유기 금속 퇴적 공정을 포함하고 있다. 본 발명의 초전도 박막 재료의 제조 방법에 의하면, 상술한 바와 같이, PVD법 및 MOD법의 각각의 결점을 보완하면서, 양자의 이점을 살림으로써, 높은 JC 및 높은 IC 등의 우수한 특성과, 저비용화의 실현을 양립하는 것이 가능한 초전도 박막 재료를 제조할 수 있다. 본 발명의 초전도 박막 재료의 제조 방법에 있어서 바람직하게는, 기판 준비 공정보다 뒤이고 초전도막 형성 공정보다 앞에, 기판과 초전도막 사이에 중간층을 형성하는 중간층 형성 공정을 더 구비하고 있다. 이에 따라, 기판과 초전도막 사이에 중간층을 개재시킴으로써, 초전도막의 배향성의 향상이 가능하고, 또한, 기판과 초전도막 사이의 원자의 확산 및 반응을 억제할 수 있다. 본 발명의 초전도 박막 재료의 제조 방법에 있어서 바람직하게는, 물리 증착 공정에서는 기판의 양쪽의 주면 상에 물리 증착층이 형성되고, 유기 금속 퇴적 공정에서는 기판의 양쪽의 주면 상에서의 물리 증착층 상에 유기 금속 퇴적층이 형성된다. 이에 따라, 각 주면 상의 초전도막의 막두께를 얇게 함으로써 표면 평활성의 확보나 보이드 등의 내부 결함의 억제가 용이해짐과 아울러, 양쪽의 주면 상의 초전도막에 의해 충분한 IC를 확보하는 것이 가능해진다. 본 발명의 초전도 박막 재료의 제조 방법에 있어서 바람직하게는, 물리 증착 공정과 유기 금속 퇴적 공정은 교대로 복수회 실시된다. 이에 따라, 물리 증착층과 유기 금속 퇴적층의 조합으로 이루어지는 구조가 복수 적층됨으로써, 표면 평활성의 확보나 보이드 등의 내부 결함의 억제를 용이하게 하면서, 충분한 막두께의 초전도막을 형성하는 것이 가능해진다. 그 결과, 소망하는 IC, JC 등의 초전도 특성이 확보 가능한 초전도 박막 재료를 용이하게 제조할 수 있다. 본 발명의 초전도 박막 재료의 제조 방법에 있어서 바람직하게는, 유기 금속 퇴적 공정에서는, 두께 1㎛ 이하의 유기 금속 퇴적층이 형성된다. 이에 따라, 비교적 용이하게 유기 금속 퇴적층에서의 보이드 등의 내부 결함의 발생을 억제할 수 있다. 본 발명의 초전도 박막 재료의 제조 방법에 있어서 바람직하게는, 물리 증착 공정에서는, 두께 2㎛ 이하의 물리 증착층이 형성된다. 이에 따라, 비교적 용이하게 양호한 물리 증착층의 표면 평활성을 확보할 수 있다. 본 발명의 초전도 박막 재료의 제조 방법에 있어서 바람직하게는, 상술한 물리 증착법은 펄스 레이저 증착법, 스퍼터법 및 전자 빔법으로 이루어지는 군으로부터 선택되는 어느 하나의 증착법이다. 물리 증착(PVD)법 중에서도, 펄스 레이저 증착법, 스퍼터법 및 전자 빔법은 배향성이 높은 초전도막의 형성에 적합하고, 본 발명의 초전도 박막 재료의 제조 방법에 있어서의 물리 증착막의 형성에 적합하다. 본 발명의 초전도 박막 재료의 제조 방법에 있어서 바람직하게는, 상술한 유기 금속 퇴적법은, 불소를 포함하는 유기 금속염 용액을 사용하지 않는 무불소계 유기 금속 퇴적법이다. 이에 따라, 유기 금속 퇴적(MOD)법의 대표적 퇴적법인 TFA-MOD법과 달리, 초전도막의 결정의 성장 속도가 빨라서, 생산 효율의 향상이 가능하다. 또한, 전술한 불소의 이탈을 균일하게 진행시킬 필요도 없기 때문에, 생산 효율의 향상에 기여할 수 있다. 또한, 성막 프로세스중에, 취급에 주의가 필요한 불화 수소가 생성되는 일도 없기 때문에, 불화 수소의 처리 비용이 불필요하다. 또한, 중성의 용액을 이용하여 상기 프로세스를 실시하는 것이 가능하기 때문에, 본 발명의 초전도 박막 재료에 적용한 경우, 앞서 형성된 물리 증착막에 손상을 주지 않고 유기 금속 퇴적층을 형성할 수 있다. 그 결과, 제조 비용을 억제하면서, 본 발명의 초전도 박막 재료의 특성을 한층더 향상시키는 것이 가능해진다. 발명의 효과 이상의 설명으로부터 명백한 바와 같이, 본 발명의 초전도 박막 재료 및 그 제조 방법에 의하면, 높은 JC 및 높은 IC 등의 우수한 특성과, 저비용화의 실현을 양립하는 것이 가능한 초전도 박막 재료 및 그 제조 방법을 제공할 수 있다.