이미지 센서 및 이를 포함하는 카메라 document_id A220623073042

최근에 액티브 픽셀 이미지 센서는 전형적으로 p형 또는 n형 실리콘 기판 상에 설계된다. 액티브 픽셀 센서는 각 픽셀 내의, 또는 각 픽셀과 연관된 증폭기와 같은 액티브 회로 소자를 구비하는 센서를 지칭한다. CMOS는 반대의 도펀트(하나는 p형이고 하나는 n형인)로 구성된 두 개의 트랜지스터가 상보적인 방식으로 함께 와이어링된 "상보적 금속 산화물 실리콘" 트랜지스터를 지칭한다. 또한 액티브 픽셀 센서는 전형적으로 CMOS 트랜지스터를 사용하고, 이러한 식으로 호환성있게 사용된다. p형 기판 상에 설계되는 CMOS 센서는 그 프로세스가 이미 완전히 개발되어 높은 레벨의 집적화를 지원하기 위해 필요한 디바이스 및 회로 라이브러리를 모두 포함하는 표준 CMOS로부터 파생되기 때문에 전형적으로 칩 상의 보다 높은 레벨의 회로 집적화를 포함한다. 불행히도, 이러한 센서는 이들이 설계된 p형 기판 내에서 소수 캐리어의 횡방향 확산을 발생시키는 높은 레벨의 픽셀-대-픽셀 크로스토크를 겪게 된다. 다른 한편으로, 전형적인 인터라인 CCD 이미지 센서로부터 파생된 프로세스를 사용하여 설계된 CMOS 이미지 센서는, (초점 평면이 n형 기판 상의 p-웰 내에 설계됨), 수직-오버플로우 드레인(VOD) 구조의 결과로서 횡방향 캐리어 확산을 제거하여 훨씬 적은 크로스토크를 갖는다. 이러한 디바이스에 있어서, 색상 크로스토크는 오버라잉 CFA의 전달에 의해 제한되기 때문에 주로 광학적이다. p형 기판 상에 설계된 CMOS 센서에 대한 실리콘 기판 내의 전기적 크로스토크를 감소시키기 위해 최근에 몇몇 제안이 있었지만 (2005년 9월 28일 출원된 미국 기출원 번호 60/721,168 및 60/721,175), 크로스토크는 몇몇 애플리케이션에서는 이러한 기술을 사용하여 충분히 낮게 감소될 수 없다. 또한 CMOS 프로세스가 n형 기판에 대해 개발될 수 있지만, 모든 지원 회로 및 디바이스의 리-엔지니어링을 완성시킬 것이 요구된다. 또한 여기에서는 기판인 AC 접지 평면이 노이즈의 측면에서 바람직하지 않은 VDD 공급 전압에서 바이어스될 것이 요구된다. n형 기판은 또한 p형 기판보다 획득하기 어려우며, 이것은 보다 높은 레벨의 암전류 결함을 발생시킬 수 있다. 따라서, 크로스토크가 감소된 동시에 현재의 장점과 현존하는 주요 CMOS 프로세스의 개발 단계를 모두 유지시키는 CMOS 이미지 센서를 제공하는 것에 대한 필요성이 존재한다.