플라즈마 디스플레이 패널의 구동방법 document_id A220623104380

일반적으로, 플라즈마 디스플레이 패널(plasma display panel)은, 셀(cell) 내부에서 가스 방전을 발생시킴으로써 휘도를 나타내는 디스플레이 소자이다. 플라즈마 디스플레이 패널은 방전방식에 따라 교류(AC)형과 직류(DC)형으로 구분된다. 교류형 플라즈마 디스플레이 패널로서는 3개의 전극을 가진 교류형 3전극 면방전 플라즈마 디스플레이 패널이 널리 사용되고 있다. 일반적인 교류형 3전극 면방전 플라즈마 디스플레이 패널은, 셀 외부로부터의 인가전압에 의하여 셀의 안정적인 방전을 유도함으로써 그 밝기를 제어한다. 이러한 플라즈마 디스플레이 패널의 구동파형은, 램프(ramp)-리셋(reset) 형태를 갖는 ADS(Address Display Separation) 구동방식을 사용하고 있다. ADS 구동방식은, 하나의 영상을 구현하기 위하여, 하나의 프레임(frame)을, 서로 다른 개수의 서스테인 펄스(sustain pulse)를 갖는 복수개의 서브필드(subfield)로 분할하고, 각각의 서브필드를, 리셋(reset) 구간, 어드레스(address) 구간, 및 서스테인(sustain) 구간의 3개 구간으로 분할한다. 리셋 구간은, 어드레스 구간에서 안정적인 어드레스 방전을 유도하기 위하여, 외부의 인가전압에 대하여 플라즈마 디스플레이 패널의 모든 셀의 방전조건에 적합한 균일한 벽전하의 상태를 유지하도록 조정하는 역할을 하는 구간이다. 어드레스 구간은, 수많은 스캔전극(scan electrode)(Y)에 순차적으로 스캔 펄스를 인가함과 동시에 어드레스전극(A)에 데이터전압(Vd) 펄스를 인가하여 모든 셀을 어드레스 방전시킴으로써 서스테인 구간에 방전할 셀과, 방전하기 않을 셀을 구분하는 역할을 하는 구간이다. 이때, 방전 셀은 벽전하의 큰 변화가 일어나며, 서스테인 구간에서 유지방전을 지속적으로 할 수 있는 조건이 형성된다. 서스테인 구간은, 스캔전극(Y)과 서스테인전극(X) 사이에 교대로 높은 유지방전전압(Vsus)을 인가함으로써 어드레스 구간에서 방전할 셀로서 선택한 셀에 한하여 지속적인 유지방전이 발생하도록 유도하는 역할을 하는 구간이다. 도 1은 플라즈마 디스플레이 패널의 일반적인 구동파형을 나타낸 파형도이고, 도 2는 도 1의 주사전극 구동파형을 실현하기 위한 일반적인 주사전극 구동부의 스위칭 회로부를 나타낸 회로도이다. 도 1 및 도 2를 참조하여 리셋 구간, 어드레스 구간, 및 서스테인 구간에서의 동작을 설명하면, 먼저, 리셋 구간에서는, 주사전극 구동전압으로서 접지(GND)전압을 인가하여 주사전극 구동부(미도시됨) 내의 스위칭 회로부(20)의 스위치(SW4),(SW5),(SW6) 및 스위치(SW11),(SW13(SC2))을 턴온(turn on) 상태로 제어한다. 그 다음에, 램프업(RAMP-UP) 구간에서는, 상기 접지전압을 유지방전전압(Vsus)까지 상승시키기 위하여, 스위치(SW4)를 턴오프(turn off)시키고 스위치(SW1),(SW3)를 차례로 턴온시키고, 그 후에 유지방전전압(Vsus)을 Vyr전압까지 기울기를 가지며 상승시키기 위하여, 스위치(SW5)를 턴오프시키고 스위치(SW7)를 턴온시켜 램프업(RAMP-UP) 스위치를 동작시킴으로써 기울기를 갖는 전압파형을 생성시킨다. 그 다음에 다시 상기 Vyr전압을 유지방전전압(Vsus)까지 하강시키기 위하여, 스위치(SW7)를 턴오프시키고 스위치(SW5)를 턴온상태로 동작시켜 유지방전전압(Vsus)을 주사전극(Y)으로 출력한다. 이어 램프다운(RAMP-DOWN) 구간에서는, 스위치(SW6)를 턴오프시키고 스위치(SW8)를 턴온시켜 스캔전압(Vsc)까지 서서히 감소시킨다. 이후 어드레스 구간에서는, 일단 스위치(SW11),(SW13(SC2))를 턴오프 상태로, 스위치(SW10),(SW12(SC1))을 턴온상태로 전환하여 패널(미도시됨)의 모든 셀에 Vyl전압(도 2의 D지점 전압)을 인가시키고 스위치(SW9)를 턴온시킨다. 스캔소자(SCAN-IC)에 있어서 Vcc전압은 Vyl전압(도 2의 D지점 전압)이고 접지전압은 도 2의 C지점과 램프다운 소자인 스위치(SW8)를 거쳐 스캔전압(Vsc)이 되는데, 어드레스 방전 때보다 확실한 경로를 형성하기 위한 것이다. 이후 스캔소자(SCAN-IC)의 구동에 의해 스캔소자(SCAN-IC)의 접지전압인 C지점의 전압과, Vcc전압인 D지점의 전압 중에서 선택하도록 한다. 이후 서스테인 구간에서는, 유지방전전압(Vsus)과, 0V의 접지(GND)전압을 차례로 인가함으로써 유지방전전압(Vsus)이 스위치(SW3),(SW5),(SW6),(SW13)를 통하여 스캔전극(Y)으로 출력되고, 접지(GND)전압이 스위치(SW4),(SW5),(SW6),(SW13)를 통하여 스캔전극(Y)과 전기적으로 연결된다. 여기서, 스위치(SW1),(SW2)는, 유지방전전압(Vsus)이 인가될 때, 상승 때와 하강 때에 일시적으로 턴온과 턴오프가 이루어지면서 패널에 공급되었던 비방전 전력을 회수하여 다시 회로에 공급하는 역할을 하므로 에너지 소비를 개선하기 위한 에너지회수회로로 사용된다. 일반적으로 플라즈마 디스플레이 패널의 양산에 있어서, 패널은 다양한 특성을 나타나게 되며 필요에 따라 도 1에 도시된 램프다운 기울기를 가변해야 하는 경우가 있다. 앞서의 설명에서 램프다운 구간의 종료 때, 모든 셀은 도 1의 Vyl전압과, 도 2의 D지점에서의 스캔소자(SCAN-IC)의 Vcc전압이 인가된다. 이때, 스위치(SW11),(SW13(SC2))가 턴오프상태이고, 스위치(SW10),(SW12(SC1))가 턴온상태이며, 이러한 스위칭은 로직 제어부(미도시됨)에 의해 조정된다. 따라서 램프다운 기울기에 따라 주사전극의 출력은 도 3a, 도 3b, 도 3c에 도시된 바와 같이 나타날 수 있다. 즉, 램프다운 방전의 종료시점(t0) 이후에 어드레스 동작을 시작하는데 있어서 경과시간(t1),(t2),(t3)이 각각 다르다. 도 3c의 경우, 경과시간(t3)이 경과시간(t1),(t2)보다 길기 때문에, 램프다운 방전에 의해 생성된 프라이밍(priming) 입자가 점차 소멸되고 이후 어드레스 방전에서 그 활용할 수 있는 프라이밍 입자의 양이 감소하여 어드레스 방전에 불리해진다. 이를 개선하기 위하여 또 다른 구동방법이 제안되었고, 이 구동방법을 도 2, 도 4, 및 도 5를 참조하여 설명하면, 주사전극 구동부(40) 내의 비교기(41)는, 주사전극 구동부(40) 내의 스위칭 회로부(20)의 스캔전압(Y2)을 기준전압(Vsc, reference)까지 램프다운 때, 주사전극의 출력전압으로서 나타나는 Y3전압을 비교한다. 램프다운이 계속되어 주사전극의 출력전압인 Y3전압이 Y2전압이 될 때, 비교기(41)는, Y3전압과 Y2전압을 비교하고 그 출력신호를 스위치(SW10),(SW11),(SW12),(SW13)만을 제어하는 제어신호로서 사용하여 스위치(SW11),(SW13)을 턴오프시키고 스위치(SW10),(SW12)를 턴온시킴으로써 패널의 모든 셀에 도 1의 Vyl전압이 인가된다. 이러한 경우, 주사전극의 출력파형은 도 5에 도시된 바와 같다. 주사전극에 전위를 램프다운 방전완료 시점에 비하여 양의 방향으로 빨리 변화시키면, 램프다운 때 방전에 의해 공간의 하전입자 즉 프라이밍 입자 중 일부분의 음의 입자는 주사전극에, 일부분의 양의 입자가 유지전극 또는 어드레스전극으로 이동하게 된다. 이 입자의 이동은, 이후 어드레스 방전 때, 주사전극이 음의 전극으로 사용되고, 유지전극 및 어드레스 전극이 양의 전극으로 사용되기 때문에, 어드레스 방전에 도움이 된다. 하지만 램프다운 기울기의 변화에 따라 Vyl전압이 빨리 인가되더라도, 램프다운 종료시점(t0) 이후에 어드레스 동작을 시작하는 데에 있어서 도 5a, 도 5b, 도 5c에 도시된 바와 같이, 경과시간(t11),(t12),(t13)이 각각 다르며, 도 3a, 도 3b, 도 3c의 경우와 마찬가지로, 어드레스 방전을 시작하는 시점이 빨라지지 않고 일정하기 때문에, 어드레스 방전 때까지의 경과시간 동안에 벽전하로 형성된 입자 외에 공간에 남아 있는 프라이밍 입자가 소멸될 수밖에 없다. 따라서 도 5b와 도 5c의 경우, 도 3c의 경우에서 설명한 바와 같이, 어드레스 방전에서 그 활용할 수 있는 프라이밍 입자의 양이 감소하여 어드레스 방전에 불리해진다. 이와 같이 어드레스 구간에 있어서 이전의 리셋 구간에서의 방전에 의한 벽전하 형성이나 프라이밍의 양 등의 조건은, 어드레스 구간에서의 방전조건에 큰 영향을 주므로 어드레스 방전 때 프라이밍 입자를 최대로 활용하여 어드레스 방전을 보다 원활하게 생성시키는 것이 요구되는 실정이다.