반도체 디바이스 제조 장치 및 반도체 디바이스 제조 방법 document_id A220623104657

반도체 디바이스의 고집적화, 미세화가 진행하고 있고, 또한 디바이스 구조에 대해서도 다양화의 경향이 있으나, 이것에 수반하여 특성이나 제조 공정 등의 면에 있어서 더 적절한 막의 선정, 개발에 힘이 쏟아지고 있다. 예를 들어 MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)형의 플래시 메모리로 사용되고 있는 메모리 소자(100)는, 도1에 도시한 바와 같이 소스 전극(101), 드레인 전극(102) 사이의 실리콘층[실리콘 기판(110)] 상에 터널 산화막(103), 차지 트랩층(104), 블록킹 절연막(105) 및 컨트롤 게이트(106)를 적층하여 구성되어 있다[이 컨트롤 게이트(106)가 폴리실리콘으로 형성되어 있는 메모리 소자(100)를 SONOS(Silicon-Oxide-Nitride-Oxide-Semiconductor)형이라고도 함]. 차지 트랩층(104)은 예를 들어 실리콘 질화막(Si3N4)에 의해 형성되어 있고, 블록킹 절연막(105)으로서는, 이 실리콘 질화막에 대한 밴드 갭이 크고, 또한 리크 전류가 적은 막이 사용된다. 한편, 종래 이용되고 있는 플로팅 게이트형의 플래시 메모리는, 전하를 저장하는 플로팅 게이트와 제어 전압을 인가하는 컨트롤 게이트 사이를, 실리콘 질화막의 양면을 실리콘 산화막에 의해 사이에 끼운 소위 ONO막이라 부르고 있는 3층 구조의 게이트 절연막으로 절연하고 있다. 그런데 최근에 있어서 전술한 MONOS형의 메모리 소자(100)에서는, 블록킹 절연막(105)으로서 α-Al2O3를 이용하는 기술이 검토되고 있다. α-Al2O3는 코런덤 결정 구조를 갖고, 광물 중에 많이 존재하고 있으나, 밴드 갭이 8.8 eV 정도로 실리콘 질화막에 대해 크고, 또한 유전율이 높기 때문에 물리 막 두께를 크게 할 수 있으므로 리크 전류도 억제되고, 블록킹 절연막(105)으로서는 적절하게 사용할 수 있다. 그리고 α-Al2O3를 사용하면 블록킹 절연막이 1층 구조가 되기 때문에, 게이트 절연막에 ONO막을 채용한 플로팅 게이트형의 플래시 메모리에 비교해도 제조 공정을 간략화할 수 있는 이점이 있다. α-Al2O3는 예를 들어 TMA(트리메틸알루미늄)를 원료로서 300 ℃ 정도의 프로세스 온도에서 오존 가스와 반응시켜 성막을 행하고, 그 후 1,100 ℃ 이상의 고온으로 어닐함으로써 얻어진다. Al2O3는 300 ℃ 정도에서 성막한 단계에서는 아몰퍼스이고, α-Al2O3형으로 상전이하기 위해서는 1,100 ℃ 이상의 고온으로 어닐할 필요가 있다. 또한 TMA를 사용하여 500 ℃보다도 높은 온도에서 성막하면, 처리 용기 내에 공급된 TMA는 반도체 웨이퍼의 중심부에 도달하기 전에 기상으로 열분해되고, 처리 용기의 벽면이나 반도체 웨이퍼의 에지로의 흡착에 거의 소비되어 버려, 반도체 웨이퍼의 전체면에 균일한 알루미나막을 성막할 수 없다. 한편, 반도체 웨이퍼를 1,100 ℃의 고온으로 어닐하면, 그것까지 적층되어 온 부분에 예정되지 않은 열이력이 남고, 예를 들어 이온 주입한 불순물의 활성도가 설계값으로부터 바뀌어 버린다. 이로 인해 어닐 온도는 실제의 제조 프로세스에 있어서는 1,000 ℃ 정도까지밖에 설정할 수 없으나, 그렇게 하면 이 알루미나막은 γ-Al2O3, θ-Al2O3, η-Al2O3 등 스피넬 구조의 결정을 포함하는 Al2O3로밖에 안되어, α-Al2O3를 거의 형성할 수 없다. 이 결과, 얻어진 Al2O3의 밴드 갭이 7.0 내지 7.5 eV 정도로 낮아지고, α-Al2O3를 사용함으로써 목표로 하고 있는 특성을 얻을 수 없게 된다. 이와 같은 프로세스상의 문제로부터 플래시 메모리의 MONOS 구조에 있어서의 α-Al2O3의 적용화가 저지되고 있다. 또한 특허 문헌 1(일본 특허 출원 공개 제2001-234345호 공보 : 단락 0026)에는, 염화알루미늄(AlCl3), 염화티탄(TiCl4)을 처리 용기 내에서 교대로 수증기와 반응시켜, 알루미나막과 산화티탄막이 교대로 적층된 ATO막을 성막하는 기술이 기재되어 있다. 그러나 당해 기술에는 특히 α-Al2O3를 포함한 알루미나막을 성막하는 기술은 기재되어 있지 않고, 상술한 문제를 해결할 수는 없다. 또한 특허 문헌 2(일본 특허 출원 공개 평10-96081호 공보 : 단락 0004)에는, 염화알루미늄과 수분을 반응시켜 절삭 공구의 표면에 알루미나막을 성막하는 기술이 기재되어 있으나, 당해 기술에 있어서도 α-Al2O3를 포함하는 알루미나막을 성막하는 방법에 대해서는 기재되어 있지 않다. 특히, 반도체 소자의 제조에 적용하는데 있어서는 반도체 웨이퍼 표면에 균일한 막 두께의 알루미나막을 성막하는 것이 요구되나, 특허 문헌 2에는 이와 같은 과제를 해결하는 기술은 기재되어 있지 않고, 가령 본 기술을 사용하여 성막한 알루미나막에 α-Al2O3가 포함되어 있는 것으로 해도, 반도체 디바이스의 제조에 적용할 수는 없다.