결정성 반도체막의 형성방법, 박막트랜지스터의 제조방법 및 표시장치의 제조방법 document_id A220623105703

최근, 절연성 표면을 가지는 기판(예를 들어, 유리 기판) 위의 반도체 박막(두께 수 nm∼수 백 nm 정도)에 의해 구성된 박막트랜지스터가 주목받고 있다. 박막트랜지스터는 IC(Integrated Circuit) 및 전기광학장치를 비롯한 전자 디바이스에 널리 응용되고 있다. 특히, 액정 표시장치 또는 EL 표시장치 등으로 대표되는 화상 표시장치의 스위칭 소자로서 개발이 빠르게 진행되고 있다. 매트릭스 형상으로 배치된 화소 전극의 전위를 스위칭 소자로 제어함으로써, 화면 상에 표시 패턴이 형성되는 방식을 채용한 액정 표시장치(액티브 매트릭스형 액정 표시장치)에서는, 구체적으로는 선택된 화소 전극과 이 화소 전극에 대향하는 대향 전극 사이에 전압이 인가됨으로써, 화소 전극과 대향 전극 사이에 배치된 액정층의 배향이 변화하여, 광학 변조가 이루어지고, 이러한 광학 변조가 표시 패턴으로서 관찰자에게 인식된다. 이와 같은 액티브 매트릭스형 액정 장치의 용도는 확대되고 있고, 화면 사이즈의 대면적화, 고정세화 및 고개구율화의 요구가 높아지고 있다. 또한, 높은 신뢰도도 요구되고 있다. 표시장치의 스위칭 소자로는, 채널 형성 영역으로 비정질 반도체막 또는 다결정 반도체막을 이용한 박막트랜지스터가 널리 이용되고 있지만, 그 외에 미결정 반도체막을 이용한 것이 있다. 미결정 반도체막은, 비정질 반도체막보다도 캐리어의 이동도가 높아 전기적 특성의 측면에서 우수하다. 또한, 미결정 반도체막의 형성은, 열 결정화법 또는 레이저 결정화법 등을 이용하여 결정화를 행하는 다결정 반도체막의 형성보다도 공정이 간략하고 제조 공정 상의 제약이 작다는 장점이 있다. 플라즈마 CVD법 등을 이용하여 미결정 반도체막을 기판 위 또는 절연막 위에 형성하면, 미결정 반도체막의 피형성면으로부터 수 nm∼100 nm 정도의 영역에 IL(Incubation Layer, 천이층이라고도 함)이 형성되는 것이 알려져 있다. 이러한 천이층은 결정성이 낮기 때문에, 천이층의 존재에 의해 전기적 특성이 저하한다는 문제가 있다. 특히, 역스태거형(inverted-staggered) 박막트랜지스터의 경우, 천이층 또는 천이층 근방에 전류가 흐르기 때문에, 천이층의 발생을 억제하면서 미결정 반도체막을 형성하는 것이 가능한 기술이 요구되고 있다. 상기 설명한 바와 같은 천이층의 발생을 억제하면서 결정성 반도체막을 형성하기 위한 기술의 일례로서, 문헌 1에 개시되어 있는 기술을 들 수 있다. 문헌 1에 개시되어 있는 기술은, 기판의 표면 또는 그 근방에 반도체를 구성하는 원소를 주성분으로 하는 층 또는 박막을 형성한 다음, 이 반도체를 구성하는 원소를 주성분으로 하는 층 또는 박막을 에칭하면서 결정핵을 발생시키고, 이 결정핵을 성장시켜 반도체막을 성장시킴으로써 결정성 반도체막을 형성하는 반도체 박막의 형성방법이다. [문헌 1] 일본국 공개특허공고 제2002-299235호 공보