문맥 (context)
일반적으로 비교부는 입력부터 출력까지 하나의 클록 신호에 의해 동기되어 동작하며, 주로 증폭기(amplifier) 또는 래치(latch)에 의해 구현된다. 이때, 클록 신호의 주기의 상태를 계속 유지하려는 히스테리시스(hysterisis) 현상을 제거하는 것은 비교부에서 요구되는 가장 중요한 조건들 중 하나이다. 이를 위해 비교부는 매 주기마다 차동 출력을 서로 연결하여 리셋시키는 스위치를 사용한다. 이와 같이, 출력 리셋 후 래칭을 시작할 때의 스위칭은 비교부를 구동하는 회로에 킥백(kickback) 현상을 일으킨다. 특히, 1단 비교부는 이 현상을 피할 수 없으며, 정확도에 집적적인 영향을 받는다.
일반적으로 비교부는 입력 전압과 기준 전압을 비교하고 그 차를 증폭하여 "고" 또는 "저" 논리 레벨의 비교된 결과를 출력한다. 비교부는 출력에 노이즈(noise) 보상 기능이 없어서 별도의 아날로그 또는 디지털 보상 회로를 추가하여 사용한다. 노이즈 문제를 해결하기 위한 회로로서, 히스테리시스 특성을 가지는 슈미터 트리거(Schmitt Trigger) 회로를 비교부에 추가하였으나, 슈미터 트리거회로는 그 특성상 양의 문턱 전압(Positive Threshold Voltage, Vth+) 및 음의 문턱 전압(Negative Threshold Voltage, Vth-)을 결정하는데 있어서, 공정의 변화에 민감하다는 단점을 갖는다. 따라서 요즘은 비교부 자체가 히스테리시스 특정을 갖도록 설계되고 있다.
히스테리시스 특성을 갖는 비교부는 입력되는 두 전압의 차가 '0' 포인트에서 출력이 '하이'를 유지한 상태에서 입력 전압이 감소하면 출력에 아무런 변화도 일어나지 않는다. 계속해서 감소한 입력 전압이 하위 기준 전압에 도달하면 출력은 '하이'에서 '로우'로 떨어지게 된다. 그 상태에서 입력 전압이 증가되면 '로우'를 그대로 유지하게 되지만, 계속해서 증가하여 상위 기준 전압에 도달되면 '로우'에서 '하이'로 천이하게 된다. 히스테리시스 특성이란, 전술한 출력 전압이 변하는 입력 전압의 포인트가 두 군데, 즉 상위 기준 전압과 하위 기준 전압라는 것을 말한다.
노이즈에 강한 비교부를 구현하기 위해서 히스테리시스 특성을 가지도록 구현하기 때문에, 히스테리시스 특성이 공정에 따라 달라지게 되면 비교부 자체에서 오류가 발생하고 이는 반도체 전체 동작의 신뢰성에 문제를 가져오게 된다.
한편, 비교부는 전압 레귤레이터에 이용될 수도 있다.
LDO(Low Drop-Out)는 일종의 선형 레귤레이터이다. 선형 레귤레이터는 선형 영역 내에서 작동되는 트랜지스터를 사용하여, 입력된 전압에서 과도한 전압을 제거해 줌으로써 원하는 출력 전압을 생성하는 장치이다. 최근의 휴대용 기기들은 작은 크기와 무게, 긴 전원 사용 시간을 요구한다. 특별히 전원 사용 시간에 관해서는 제한된 공급 전력의 활용을 최대화하는 것이 필수적인다. 이러한 문제를 해결하는 효과적인 방법은 전반적인 전력 소비를 줄이는 것으로써 공급 전압을 낮추는 것이다.
한편, 시스템에는 여러 가지 전압이 존재한다. 데이터 처리의 인코더와 디코더 불럭의 베이스 밴드(baseband) 회로와 아날로그/디지털 변환기(ADC:Analog to Digital Converter), 디지털/아날로그 변환기(DAC:Digital to Analog Converter), RF(Radio frequency) 통신의 스펙트럼 확산을 위한 스프레더(spreader)와 디스프레더(despreader) 등에서는 전력 손실을 최소화하기 위하여 1.2V로 동작된다. 또한, SoC(System on Chip) 내부에서 LDO에 의해서 생성된 전압 출력은 충분히 전압이 안정되었을 때 외부 기기에 공급되어야 한다. 외부 기기의 측면에서는 LDO의 출력 전압이 전압원으로 작동하기 때문에, LDO 출력 전압이 안정되 전압으로 수렴되기 전에 자신의 회로에 인가되면 오동작의 원인이 될 수가 있다.
따라서, 에러 증폭기를 이용하여 LDO의 출력 전압을 기준 전압과 비교하여 LDO의 출력 전압을 정상적인 값으로 수렴시킨다. 하지만 기준 전압이 흔들리는 경우 또는 LDO의 출력 전압이 순간적으로 흔들리게 되는 경우, 에러 증폭기의 결과 값이 "1"이 나와야 하는 경우에 "0"이 나올 수도 있고, 반대로 "0"이 나와야 하는 경우에도 "1"이 나올 수 있는 문제점이 있다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
히스테리시스 특성을 갖는 비교부에서 출력 전압이 '하이' 상태를 유지하다가 '로우'로 떨어지기 위해 입력 전압이 충족해야 하는 조건은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation히스테리시스 특성을 갖는 비교부의 출력 전압이 '하이'에서 '로우'로 변화하는 특정 입력 전압 조건을 찾는다.
-
2정보 추출
information_extraction비교부의 출력 변화 메커니즘에 관한 설명을 추출한다.
- 계속해서 감소한 입력 전압이 하위 기준 전압에 도달하면 출력은 '하이'에서 '로우'로 떨어지게 된다.
-
3근거 선택
evidence_selection출력이 '하이'에서 '로우'로 떨어지는 직접적인 원인이 되는 전압 조건을 선별한다.
- 계속해서 감소한 입력 전압이 하위 기준 전압에 도달하면
-
4논리 통합
logical_integration입력 전압이 감소하여 특정 임계치(하위 기준 전압)에 도달해야 함을 논리적으로 연결한다.
-
5결론 도출
conclusion_formulation입력 전압이 감소하여 하위 기준 전압에 도달해야 한다는 결론을 도출한다.
- 계속해서 감소한 입력 전압이 하위 기준 전압에 도달하면 출력은 '하이'에서 '로우'로 떨어지게 된다.
-
6답변 생성
answer_generation질문에 대해 문맥에 근거하여 명확하게 답변을 작성한다.
- 계속해서 감소한 입력 전압이 하위 기준 전압에 도달하면
최종 답변 (final_answer)
입력 전압이 계속해서 감소하여 하위 기준 전압에 도달해야 한다.
핵심 해석 (core_interpretation)
히스테리시스 특성을 가진 비교부에서 출력 상태가 '하이'에서 '로우'로 떨어지기 위해서는 입력 전압이 계속해서 감소하여 하위 기준 전압에 도달해야 한다.