유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체 document_id A220623107098

집적 회로, 예를 들어 시판품 또는 마이크로프로세서용 집적 회로의 제조 동안, 진공 하에 각종 조성물 층을 선택적으로 증착시키는 매우 많은 연속 단계가 수행되는데, 이러한 연속 단계들의 그자체는 연속층이 적층된 규소 웨이퍼(현재 300 mm의 입경을 가짐)을 세정하는 세정 단계와 분리되어 있다. 일반적으로, 연속적으로 증착된 층의 두가지 유형은 하기와 같이 구별될 수 있다: - 제1 유형 증착 또는 FEOL 증착은 본질적으로 다수개의 연속층을 증착시켜 전계 효과 트랜지스터 유형의 능동 소자를 형성하는 것으로 이루어진다 (감광층의 증착, 마스킹, UV선에의 노출, 세정, 제조된 트랜지스터의 유형에 따른 단일-결정층의 도핑, 그 후 전극의 증착, 그 후 각각의 트랜지스터의 드레인(drain), 소스( source) 및 게이트(gate) 영역의 증착 등) - 제2 유형 증착 또는 BEOL 증착은 각종 전기적 접촉부, 특히 제1 유형 증착시의 여러 단계동안 제조된 반도체간의 전기적 상호접속부의 네트워크를 형성하는 것, 나아가 특히 랜덤-접속 메모리의 제조의 경우에는 정보를 디지탈 형태로 기록하는데 요구되는 콘덴서를 형성하는 것으로 구성된다. 이러한 두 유형의 용품에서의 목적은 본질적으로 금속 전도층 및/또는 전기 전도층의 증착, 이러한 전도층을 분리하는 매우 저유전율 유전체층의 증착, 및 선택적인 에칭이 바람직한 경우, 유전성 또는 전도성의 1 이상의 하부층을 액체 화학물질 또는 기체 조성물을 사용하여 에칭할 때 하부층 내로 또는 옆으로의 확산을 특히 방지하기 위한 배리어층의 증착에 있다. 본 발명은 본질적으로 상술한 제2 유형(BEOL) 증착에 있어서 유전체층의 제조에 관한 것이다. 보다 적은 부피에서 회로의 집적 밀도를 증가시키고 이와 상응하게 이들의 데이타 처리능을 증가시키기 위해서는, 상호접속 라인의 치수(두께 및 길이)를 감소시켜 이들이 서로 근접해 있을 수 있게 하여 부피를 감소(saving)시키는 것이 필요한데, 다만, 한편으로는 회로의 수직면으로 2개의 연속층의 전기적 접속부를 분리하는 유전체층(ILD(층간 유전체)층으로도 지칭됨) 및 다른 한편으로는 회로의 임의의 한 수평면에 놓여있는 금속 상호접속부를 분리하는 유전체층(IMD(금속간 유전체)로도 지칭됨)이 서로 보다 근접해 있는 2개의 접속 라인 사이에 충분한 전기 절연을 제공하기 위해 개선된 유전성(보다 낮은 유전율)을 가져야 하며, 무엇보다도 상호접속 회로의 시간 상수를 감소시켜야 한다(시간 상수의 용량성 요소의 값이 낮을수록, 유전체의 유전율을 낮아지지만, 이와는 대조적으로 그 값이 높을수록, 이의 전극들은 서로 근접하게됨). 집적 회로의 상부 또는 BEOL 부분에서 전기적 상호접속 배선에 부여된 보다 증가된 제한(상기 참조)는 최근에 중요한 기술적 진보를 이끌었다. 구리는 이의 보다 우수한 전기 전도성으로 인해 상호접속 금속으로서 알루미늄을 대체하였다. 이에 따라 홈이 감광성 수지 또는 포토레지스트의 선택적 에칭에 의해 형성되고, 그 후 전착 공정을 사용하여 홈을 구리로 채우는 동안, "듀얼-다마신(dual-damascene)" 기법으로 불리는 공정을 사용하는 신규한 금속 증착 공정이 채택되었다. 더욱이, SiOC(즉, 탄소 도핑된 산화 규소) 필름은 현재 집적 회로의 층간 유전체층 및 금속간 유전체층에서 유전체로서 이미 사용되고 있는 이산화 규소에 대한 대체물로서 널리 사용된다. 마지막으로, 이러한 층들의 보다 낮은 유전율을 달성하기 위해, 추가로 다공성 구조를 갖는 유전체가 도입되었다. 화학 기상 증착(CVD)에 의해 증착된 규소와 산소의 화합물로부터의 SiO2 유전체막은 약 4.0의 유전율을 가진다. 상기 층들의 유전율을 감소시켜 우수한 절연성을 보유하면서도 두께를 감소시키는 것을 목적으로 한다. 저유전율막 또는 로우-k(low-k) 필름, 즉 유전율이 4 미만인 재료로 만들어진 필름은 많은 방법으로 제조될 수 있는데, 특히 산화 규소에 유기 리간드를 도핑시켜 약 2.7 내지 3.5 사이의 유전율을 갖는 필름을 얻음으로써 제조될 수 있다. 말단 유기 리간드, 즉, 최종 재료의 분자의 네트워크에 연결되지 않은 리간드를 사용하는 이러한 접근법은 -Si-O-Si 유형인, 두개의 규소 원자 간의 산소 결합 (또는 "브릿지")의 수를 감소시켜, 사슬 구조의 응집성을 감소시키고, 결과적으로 SiO2와 비교하여 이러한 물질 유형의 기계적 성질을 감소시킨다. 하지만, 이러한 기계적 성질은 회로의 제조시 후속 단계로 수행되는 연마 공정(화학 기계 연마 또는 CMP) 동안 집적 회로의 연속층들이 분리(delaminate)되는 것을 막는데 중요하다. 유전체층의 제조에 고려되는 또다른 중요한 파라미터는 필름을 구성하는 재료의 구조에서 내부 인장 응력의 존재 가능성인데; 대부분의 전자 구조는 약 300 내지 450℃의 온도에서 형성된다. 어셈블리를 냉각시키면, 규소 기판, 구리 네트워크 및 유전체막을 포함하는 재료는 이들의 상이한 팽창 계수로 인해 상이하게 접촉된다. 이는 대부분의 취성(brittle) 층, 즉 로우-k SiOC 층을 분해하는 기계적 응력의 주요 근원이 된다. 이러한 로우-k SiOC 층을 증착시키기 위해, 현재 다음과 같은 2가지 공정이 존재한다. - 디메틸디메톡시실란(DMDMOS), 테트라메틸실란(4MS), 테트라메틸시클로테트라실록산(TMCTS) 및 옥타메틸시클로테트라실록산(OMCTS) 유형의 전구체를 사용하는 화학 기상 증착 공정, 및 - 적합한 용매 중에서 메틸실세스퀴옥산(MSQ) 또는 히드로겐 실세스퀴옥산(HSQ)과 같은 실록산을 사용하여 필름을 형성하는 스핀-온 증착(spin-on deposition) 공정. 금속 상호접속층 및 SiOC 층을 분리 및 절연(isolate)시키는 이들층의 증착 동안에, 증착된 층의 에칭 단계 동안에 에칭-정지층 상에의 후속적인 화학물질의 통과를 정지시키기 위해, SiC의 박층(소위 에칭-정지층)을 증착시키는 것이 또한 요구된다. 규소 카바이드는 약 5의 유전율을 갖는 내화성 절연재인데, 이는 유전체층의 평균 유전율을 두드러지게 증가시켜, 2개의 금속 상호접속층을 분리한다. 현재 이러한 에칭-정지층, 특히 SiC 층의 유전율을 감소시키려는 시도가 존재한다.