전압 제어 발진기를 위한 고해상도 자동-동조 document_id A220623107878

무선 통신 장치들에 이용된 전압 제어 발진기(VCO)들과 같은 전압 제어 발진기들("VCOs")은 통상, 프로세스 변화들에 의한 주파수 변경들뿐만 아니라 원하는 주파수 대역들 및 채널 대역폭들을 커버하기 위해 넓은 동조 범위를 요구한다. LC 탱크 회로들을 이용하는 VCOs는 연속 주파수 동조를 위해 버랙터(varactor)들을 통상 이용한다. 그러나, 넓은 주파수 범위에 걸친 연속 동조를 위해 큰 버랙터들을 이용함으로써, 제어 전압에 대한 잡음 및 교란의 민감성을 원하지 않게 증가시키는 큰 VCO 게인(gain)을 야기할 수 있다. 이러한 문제를 해결하기 위해, 작은 버랙터는 스위치형 캐패시터 어레이와 결합하여 이용되어, 디지털 동조(즉, 저밀 동조(coarse tuning)) 및 연속 동조(즉, 고밀 동조(fine tuning))를 달성한다. 디지털 동조 또는 연속 동조는 원하는 자동-동조 기능을 구현하기 위해 폐쇄 루프를 필요로 한다. 그러나, 현재의 디지털 자동-동조 접근법들은 다수의 상당한 결점들을 갖는다. 하나의 종래의 접근법은 VCO 디지털 자동-동조를 위해 고정 분할비(fixed division ratio)를 갖는 개별적인 고속 분할기를 이용한다. 그러나, 이러한 접근법에서, 고속 분할기의 고정 분할비는 해상도를 감소시키고, 개별적인 고속 분할기는 반도체 다이 크기 및 비용을 증가시킨다. 다른 종래의 VCO 디지털 자동-동조 접근법은, 고해상도 및 저 비용을 갖도록 설계하는 것이 어려운 아날로그 주파수 비교기를 이용한다. 기타 종래의 VCO 디지털 자동-동조 접근법들은 긴 동조 시간 및/또는 제한된 해상도와 같은 원하지 않은 특징들을 갖는다. 따라서, 본 기술분야에서 VCO에 대한 저 비용의 고해상도 디지털 자동-동조 회로의 필요성이 존재한다. 003c# 본 발명의 요약 003e# 본 발명은 전압 제어 발진기를 위한 고해상도 자동-동조 회로에 관한 것이다. 본 발명은 전압 제어 발진기를 위한 저 비용의 고해상도 디지털 자동-동조 회로에 대한 본 기술분야에서의 필요성을 극복한다. 하나의 예시적인 실시예에 따르면, 전압 제어 발진기가 캐패시터 어레이와 연결되는, 위상 동기 루프(phase locked loop)의 전압 제어 발진기에 연결된 자동-동조 회로는, 전압 제어 발진기로부터 전압 제어 발진기 주파수를 수신하여, 분할된 전압 제어 발진기 주파수를 제공하도록 구성된 프리스케일러(prescaler) 회로를 포함하고, 여기서, 프리스케일러 회로는, 전압 제어 발진기의 저밀 동조 동안 자동-동조 회로에, 그리고 전압 제어 발진기의 고밀 동조 동안 위상 동기 루프에 이용된다. 자동-동조 회로는 전압 제어 발진기가 대략적인 저밀 동조 타겟 주파수를 갖도록 한다. 자동-동조 회로는 상기 전압 제어 발진기의 저밀 동조 동안, 전압 제어 발진기의 입력에 전압 기준 신호를 제공하고, 여기서 전압 기준 신호는 온도에 비례한다. 프리스케일러 회로는 선택가능한 분할비를 포함한다. 하나의 예시적인 실시예에 따르면, 자동-동조 회로는 프리스케일러 회로에 연결된 디지털 프로세싱 로직 회로를 더 포함한다. 디지털 프로세싱 로직 회로는 미리 결정된 값과 comp_cnt를 비교함으로써, 캐패시터 어레이의 캐패시턴스를 결정하도록 구성되고, 여기서 comp_cnt는 교정 간격(calibration interval)에서 발생하는 분할된 전압 제어 발진기 주파수의 다수의 사이클들에 의해 결정된다. 미리 결정된 값은 M과 Q의 곱과 같고, 여기서 M은 위상 동기 루프의 M 카운터의 분할비이고, Q는 디지털 프로세싱 로직 회로의 분할비이다. 이러한 예시적인 실시예에 따르면, 교정 간격은 Q를 기준 클록의 주파수로 나눈 값과 동일하고, 여기서 기준 클록은 디지털 프로세싱 로직 회로 내로 입력된다. 프리스케일러 회로는 위상 동기 루프 내의 N 카운터 모듈로부터 모드 제어 신호를 수신하도록 더 구성될 수 있고, 여기서 모드 제어 신호는 프리스케일러 회로의 분할비를 결정하고, N 카운터는 M 카운터를 포함한다. 캐패시터 어레이의 캐패시턴스는 최종 캐패시터 어레이 제어 신호에 의해 결정될 수 있고, 여기서 최종 캐패시터 어레이 제어 신호는 캐패시터 어레이에 연결된다. 최종 캐패시터 어레이 제어 신호는 다수의 비트들을 포함할 수 있고, 여기서 최종 캐패시터 어레이 제어 신호의 각각의 비트들은 M과 Q의 곱에 의해 결정된다. 다른 실시예에 따르면, 본 발명은 상술된 자동-동조 회로를 이용하는 전압 제어 발진기를 저밀 동조하기 위한 방법을 포함한다. 다음의 상세 설명 및 첨부하는 도면들을 검토한 후, 본 발명의 다른 특징들 및 이점들은 본 기술분야의 통상의 기술자들에게 보다 쉽게 명백해 질 것이다.