비트 라인 커플링 document_id A220623108395

메모리 디바이스들은 일반적으로 컴퓨터들의 내부 저장 영역들로서 제공된다. 메모리라는 용어는 집적 회로 칩들의 형태인 데이터 저장 장치를 나타낸다. 일반적으로, 메모리 디바이스들은 데이터를 저장하기 위한 메모리 셀들의 어레이와, 메모리 셀들의 어레이에 연결되어 외부 어드레스에 따라 메모리 셀들의 어레이를 액세스하는 로우(row) 및 컬럼(column) 디코더(decoder) 회로들을 포함한다. 메모리의 한가지 형태는 플래시 메모리로 알려져 있는 비휘발성 메모리이다. 플래시 메모리는 블록들로 삭제되고 리프로그래밍(reprogrammed)될 수 있는 EEPROM(electrically-erasable programmable read-only memory)의 일 형태이다. 다수의 최신식 개인용 컴퓨터들(personal computers)(PCs)은 BIOS를 플래시 메모리 칩에 저장하여 필요한 경우 쉽게 업데이트(update)를 할 수 있다. 그러한 BIOS는 때때로 플래시 BIOS로 지칭된다. 플래시 메모리는, 또한, 제조자가 표준화된 새로운 통신 프로토콜들을 지원하고 향상된 특징들에 대하여 디바이스를 원격으로 업그레이드(upgrade)하는 기능을 제공하는 것을 가능하게 하기 때문에 무선 전자 디바이스들에 대중적이다. 일반적인 플래시 메모리는 로우와 컬럼의 형태로 구성되는 다수의 메모리 셀들을 포함하는 메모리 어레이를 포함한다. 각각의 메모리 셀들은 전하를 보유(hold)할 수 있는 플로팅 게이트 전계 효과 트랜지스터(floating-gate field-effect transistor)를 포함한다. 그 셀들은 보통 블록들로 그룹화된다. 블록 내의 각각의 셀들은 플로팅 게이트를 충전함으로써 개별적으로 전기적으로 프로그래밍될 수 있다. 전하는 블록 소거 동작에 의하여 플로팅 게이트로부터 제거될 수 있다. 셀의 데이터는 플로팅 게이트의 전하 유무에 의하여 결정된다. NOR 및 NAND 플래시 메모리 디바이스들은, 각각이 구성되는 기본적인 메모리 셀 구성의 소위 논리적 형태에 대한, 플래시 메모리 디바이스들의 두개의 일반적인 형태들이다. 일반적으로, NOR 플래시 메모리 디바이스들에 있어서, 어레이의 로우의 각각의 메모리 셀의 제어 게이트(gate)는 워드-선택 라인(word-select line)에 연결되고, 어레이의 컬럼의 각각의 메모리 셀의 드레인(drain) 영역은 비트 라인에 연결된다. 게이트들에 연결되는 워드-선택 라인을 선택함으로써, 플로팅 게이트 메모리 셀들의 로우를 활성화시키는 로우 디코더에 의해 NOR 플래시 메모리 디바이스들에 대한 메모리 어레이가 액세스된다. 다음으로, 선택된 메모리 셀들의 로우는, 프로그래밍된 상태들에 따라, 연결된 소스 라인으로부터 연결된 컬럼 비트 라인들로 서로 다른 전류를 흐르게 함으로써 데이터 값들을 컬럼 비트 라인들에 배치한다. NAND 플래시 메모리 디바이스들에 대한 메모리 셀들의 어레이는 또한 어레이의 로우의 각각의 메모리 셀의 제어 게이트를 워드-선택 라인에 연결하도록 구성된다. 그러나, 각각의 메모리 셀은 드레인 영역에 의해 컬럼 비트 라인에 직접 연결되지 않는다. 대신에, 어레이의 메모리 셀들은 소스 라인과 컬럼 비트 라인 사이에, 소스에서 드레인으로, 서로 직렬로 연결되는 메모리 셀들을 갖는, 일반적으로 각각이 32개인, 스트링(string)들(종종 NAND 스트링들로 지칭됨)로 함께 구성된다. 다음으로, NAND 플래시 메모리 디바이스들에 대한 메모리 어레이는, 메모리 셀의 제어 게이트에 연결되는 워드-선택 라인을 선택함으로써 메모리 셀들의 로우를 활성화시키는 로우 디코더에 의해 액세스된다. 또한, 각각의 스트링의 미선택된 메모리 셀들의 제어 게이트들에 연결되는 워드-선택 라인들은 각각의 스트링의 미선택된 메모리 셀들을 패스 트랜지스터들로 동작하도록 구동되어, 저장된 데이터 값들에 의해 제한되지 않는 방법으로 전류를 통과시킨다. 다음으로 전류는 직렬로 연결되는 각각의 스트링을 통해 소스 라인으로부터 컬럼 비트 라인으로 흐르게 되며, 각각의 스트링의 선택된 메모리 셀들에 의해서만 제한을 받는다. 이것은 선택된 메모리 셀들의 로우의, 전류로 인코딩된 데이터 값들을 컬럼 비트 라인들에 배치한다. 통상적인 프로그래밍 및 판독 동작들 도중에, 비트 라인 사이의 크로스 커플링 효과(cross coupling effect)들을 감소시키기 위하여 교호(alternate) 비트 라인들이 선택된다. 그러나, 이러한 구성들에 사용되는 차폐(shielding)의 부족으로 인해 비트 라인들이 상이한 수직 레벨들에 배치되는 메모리 디바이스들에 대하여, 크로스 커플링 효과들이 여전히 발생할 수 있다. 전술된 이유들, 및 본 명세서를 읽고 이해함으로써 본 기술 분야의 당업자들에게 명확하게 되는, 이하에 기술된 다른 이유들로 인해, 대안적인 비트 라인 선택 및 커플링 방식들에 대한 기술의 필요성이 존재한다.