완전히 독립적인 부분 어레이 리프레쉬 기능을 가진 다이내믹 랜덤 액세스 메모리 document_id A220623108958

다이내믹 랜덤 액세스 메모리(DRAM) 집적 회로 디바이스에서, DRAM 셀 어레이는 통상 행 및 열로 배치되어, 특정한 DRAM 셀이 어레이 내에서의 셀 행 및 열을 명시함으로써 어드레싱되게 된다. 워드라인은, 셀에서 데이터를 검출하는 비트라인 감지 증폭기 세트에 셀의 행을 연결한다. 판독 동작시, 비트라인 감지 증폭기에서의 데이터의 서브셋이 이때 출력을 위해 선택된다, 즉 "열-선택된다". DRAM 셀은, 통상 충전 및 방전되는 저장 커패시터의 형태로 저장된 데이터가 상대적으로 짧은 기간 이후 사라질 것이라는 점에서 "다이내믹"하다. 그에 따라, 정보를 보관하기 위해, DRAM 셀의 내용은 리프레쉬되어야 한다. 저장 커패시터의 충전되거나 방전된 상태는 반복해서 개별 메모리 셀에 재인가되어야 한다. 리프레싱 동작 사이에 허용 가능한 최대 시간량은, DRAM 셀 어레이를 구성하는 저장 커패시터의 전하 저장 성능에 의해 결정된다. DRAM 제조사는 통상 리프레쉬 시간을 명시하며, 이 시간 동안, 이들은 DRAM 셀에서의 데이터 보관을 보장한다. 리프레쉬 동작은 판독 동작과 유사하지만, 어떠한 데이터도 출력되지 않는다. 비트라인 감지 증폭기에 의한 셀에서의 데이터 감지 다음에는, 데이터를 결국 셀에 재기록하는 복구 동작이 온다. 그에 따라 데이터는 "리프레쉬된다". 리프레쉬 동작은, 행 어드레스에 따라 워드라인을 인에이블시키고, 비트 라인 감지 증폭기를 인에이블시킴으로서 실행된다. 게다가, 리프레쉬 동작은, 외부 리프레쉬 어드레스를 수신하지 않고도 비트라인 감지 증폭기를 동작시킴으로써 실시될 수 있다. 이 경우, DRAM 디바이스 칩에 집적된 리프레쉬 어드레스 카운터는 외부 리프레쉬 명령을 수신한 후에 행 어드레스를 생성한다. DRAM 셀이 셀프-리프레쉬 기능에 의해 리프레쉬되어 저장된 데이터를 보관하는 것을 잘 알려져 있다. 셀프-리프레쉬 기능은, DRAM의 메모리 셀에 기록된 데이터를 보관하기 위해 "스탠바이" 모드일 때 DRAM 내에서 자동으로 리프레쉬 동작을 실행하는 기능이다. 모바일 애플리케이션용 저전력 DRAM 디바이스에서, 스탠바이나 슬립 모드 동안의 전력 소모가 중요하다. 스탠바이나 슬립 모드 동안의 전력 소모의 주요한 부분은 데이터를 보관하는 리프레쉬 동작을 위한 것이다. 그러므로 스탠바이나 슬핍 모드 동안의 전력 감소를 위한 핵심 사항은 리프레쉬 주파수를 감소시키는 것이다. 저전력 DRAM 디바이스에서, 이용 가능한 전력 감소 특성 중 하나로, 스탠바이나 슬립 모드 동안의 리프레쉬 및 셀프-리프레쉬 동작을 총 메모리 어레이의 일부분으로 제한하는 부분 리프레쉬가 있다. 이러한 특성은, 메모리 어레이 중 호스트 시스템이 요구하는 부분만을 리프레쉬함으로써, 디바이스가 리프레쉬 전류를 감소할 수 있게 한다. 이 기술은 정해진 어레이 위치를 가진 1/4 어레이, 1/2 어레이 또는 3/4 어레이의 어레이 선택을 지원하는 "부분 어레이 리프레쉬"이다. 예컨대, 저전력으로 연장되는 모드 레지스터를 통한 부분 어레이 셀프-리프레쉬 전력-절약 기능이 알려져 있다(예컨대 Micron®256Mb:x32, MOBILE SDRAM, 데이터 시트를 참조바람). 알려진 부분 어레이 셀프-리프레쉬 방식에서, 정해지고 미리 결정된 부분 어레이 선택은 모드 레지스터 설정에 의해 실행된다. 따라서, 이것은 전력 절약을 위한 어레이 선택의 융통성있는 결합을 실행하지 않는다. "뱅크", "서브블록" 또는 "서브-어레이"로 나눠진 DRAM 디바이스에서, 뱅크, 서브블록, 서브-어레이 어드레스는 부분 어레이 메모리에 대한 더 빠른 액세스를 달성하기 위한 핵심적인 성능 인자이다. 이것은, DRAM 성능 저하 없이도, 저전력 DRAM 디바이스에서의 부분 어레이 셀프-리프레쉬 특성을 제한하는 간단한 해법이다. 그러므로 정해지고 미리 결정된 방식은 전력 절약과 DRAM 성능 사이의 우수한 절충점이다. 간단한 종래의 DRAM 디바이스를 도 1에 도시한다. 예시적인 DRAM 디바이스를 도시한 도 1을 참조하면, 메모리 제어기(미도시됨)는 이 디바이스에 DRAM 동작을 위한 명령과 어드레스를 제공한다. DRAM 디바이스는 4개의 뱅크(112-0, 112-1, 112-2 및 112-3)로 구성된 풀 메모리 블록을 갖는다. 클록으로 동기화된 외부 명령 제어기(121)는 명령 디코더를 포함하며, 이 디코더는 명령을 해석하고, 메모리 블록이 리프레쉬될 것인지의 여부를 지시하는 리프레쉬 요청 신호(123)를 생성한다. 명령은 EMRS(Extended Mode Register Set) 명령을 포함한다. EMRS 명령이 외부 명령 제어기(121)에 공급될 때, EMRS 신호(125)가 제어기의 명령 디코더에 의해 제공된다. 연장된 모드 레지스터(131)는 모드 레지스터 설정 명령(BA[0:1])에 따라 선택 어드레스("A[0:2]") 상에서 전달된 정보를 레지스터 내에 기록한다. 선택 어드레스("A[0:2]")는 부분 어레이 셀프-리프레쉬(PASR) 구성을 위한 명령을 제공한다. 일단 PASR 구성 정보가 연장된 모드 레지스터(131)에 기록되면, 레지스터는 PASR 신호(133)를 제공하며, 이 신호의 비트는, 셀프-리프레쉬 모드에서 "전체 어레이"가 리프레쉬되어야 하는지 또는 부분 어레이가 리프레쉬되어야 하는지를 지시한다. 리프레쉬 요청 신호(123) 및 PASR 신호(133)에 응답하여, 내부 뱅크 어드레스 카운터(135)는, 멀티플렉서(141)에 공급되는 내부 뱅크 어드레스를 담고 있는 내부 뱅크 어드레스 신호(137)를 생성한다. 또한, 모드 레지스터 설정 명령(BA[0:1])은 외부 뱅크 어드레스 래치(143)에 의해 래치된다. 래치된 어드레스에 따라, 외부 뱅크 어드레스 래치(143)는 외부 뱅크 어드레스를 담고 있는 외부 뱅크 어드레스 신호(145)를 멀티플렉서(141)에 제공한다. 멀티플렉서(141)는 리프레쉬 요청 신호(123)에 응답하여 내부 뱅크 어드레스나 외부 뱅크 어드레스를 선택한다. 리프레쉬 요청 신호(123)의 "1" 또는 "0"에 응답하여, 멀티플렉서(141)는 내부 뱅크 어드레스 신호(137)의 내부 뱅크 어드레스나 외부 뱅크 어드레스 신호(145)의 외부 뱅크 어드레스를 선택한다. 선택된 어드레스는 뱅크 어드레스 디코더(151)에 공급되고, 디코더(151)는 이제 디코딩된 어드레스 신호(153)를 4개의 뱅크(112-0, 112-1, 112-2 및 112-3)로 구성된 전체 메모리 블록에 제공한다. 디코딩된 어드레스 신호(153)는 4개의 뱅크 선택 신호(154-0, 154-1, 154-2 및 154-3)를 담고 있다. 그러므로 뱅크 어드레스 디코더(151)는 4개의 뱅크 선택 신호(154-0, 154-1, 154-2 및 154-3) 중 하나를 인에이블한다. 모드 레지스터 설정 명령(BA[0:1) 및 선택 어드레스("A[0:2]")에 따라, 뱅크는 다음의 표 1에 기재된 바와 같이 지정한다: 도 1에 도시한 DRAM 디바이스에서, PASR은 정해진 어레이 위치를 갖는 1/4 어레이(즉, 1개의 뱅크), 1/2 어레이(즉, 2개의 뱅크) 또는 3/4 어레이(즉, 3개의 뱅크)의 어레이 선택만을 지원한다. DRAM 디바이스는 셀프-리프레쉬 모드에서 전력 소모를 절약할 수 있는 능력을 갖지만, 어느 메모리 뱅크가 셀프-리프레쉬 모드로 보관될 것인지를 선택하는 제어성을 갖고 있지 않다. EMRS 기능을 가진 그러한 저전력 DRAM 디자인은 전체 메모리 어레이, 절반 메모리 어레이 또는 1/4 메모리 어레이가 선택되게 한다. 예컨대, 1/4 메모리 어레이가 셀프-리프레쉬 모드를 위해 선택될 때, DRAM 디바이스는 1/4 메모리 선택을 위해 최하위 뱅크를 인에이블한다. 그에 따라, 특정한 데이터 보관을 위해 다른 메모리 뱅크를 선택하는 것이 가능하지 않을 수도 있다. 또한, 셀프-리프레쉬 모드를 위한 뱅크의 또 다른 결합, 예컨대 뱅크[0] 및 뱅크[3]를 선택하는 것이 가능하지 않을 수도 있다.