문맥 (context)
다수의 전자 시스템은 서로 간에 정보를 주고받는 컨트롤러와 메모리 장치를 채용한다. 통상적으로, 정보는 하나 이상의 시스템 버스를 통하여 송수신된다. 이들 버스들은 전송 라인으로서 작용한다. 이에 따라, 이들 버스 라인들은 전송 라인에 결합되는 장치와 연관된 신호 반사를 고려한 설계를 요구한다. 전송 라인은, 전송 라인과 전원 노드 사이에 연결된 저항을 이용하여 터미네이션된다.
컴퓨터와 같은 외부 시스템에 대해, 컴퓨터의 마더 보드 상에 종종 배치되는 외부 저항들에 의해 터미네이션이 제공된다. 전송 라인의 임피던스와 매칭되는 임피던스를 가지는 외부 저항이 선택되어, 다수의 집적 회로들과 접속하는 상호 접속 신호 라인과 같은 전송 라인을 터미네이션한다. 외부 저항이 전송 라인 임피던스와 매칭될 때, 신호 반사가 거의 없거나 전혀 없다. 그러나, 시스템 보드 상에 배치되는 모든 전송 라인에 대한 외부 저항은 이들 보드 상에서 큰 면적을 차지한다.
외부 저항의 대안으로서, 액티브 터미네이션으로 알려진 온 칩 터미네이션 또는 온 다이 터미네이션이 시스템의 집적 회로에 이용된다. 액티브 터미네이션은, 예컨대, 메모리 장치와 콘트롤러 칩 셋 내부에 각각 터미네이션 저항을 삽입하고, 삽입된 저항을 필요에 따라서 온/오프시키는 방식을 말한다. 터미네이션 저항을 온/오프시키는 방법은, 메모리 장치의 구성(configuration)과 입력되는 커맨드에 따라 변경될 수 있다. 메모리 장치의 구성에 의한 터미네이션 변경은 모드 레지스터 셋팅과 같은 방법을 이용하여 콘트롤러로부터 제어될 수 있다. 커맨드에 의한 터미네이션 온/오프 방법은 현재 입력되는 커맨드가 자신의 메모리 장치로 발행(issue)된 것인지 여부를 판단하여 이루어진다.
한편, 메모리 장치가 데이터 라인을 공유하는 적어도 2 이상의 메모리 칩을 장착하는 멀티 칩 패키지(Multi-Chip Package: MCP) 구조로 이루어진 경우, 각각의 메모리 칩은 해당 메모리 칩의 칩 인에이블(Chip Enable: CE) 신호의 활성화에 따라 자신의 메모리 칩 내 터미네이션 저항을 온 시킬 수 있다. 이를 "셀프 터미네이션(self termination)" 이라 한다. 셀프 터미네이션과 반대되는 개념으로, 해당 메모리 칩의 칩 인에이블(Chip Enable: CE) 신호의 활성화에 따라 자신 이외의 다른 메모리 칩 내 터미네이션 저항을 온 시킬 수 있는 데, 이를 "아더 터미네이션(other termination)"이라 한다.
그런데, MCP 구조의 메모리 장치에 아더 터미네이션을 구현하는 경우, 예컨대, 제1 메모리 칩과 제2 메모리 칩이 장착된 상태에서 제2 메모리 칩의 칩 인에입블(CE) 신호가 활성화되어 억세스되면, 제1 메모리 칩은 자신의 칩 인에이블(CE) 신호가 활성화되지 않았기 때문에 자신의 터미네이션 저항을 온 시키게 된다. 제1 메모리 칩 내 터미네이션 저항이 온되면, 제1 메모리 칩과 제2 메모리 칩이 데이터 입출력 라인을 공유하고 있기 때문에, 억세스된 제2 메모리 칩의 입장에서는 자신의 데이터 입출력 라인이 터미네이션되는 것과 같은, 즉 셀프 터미네이션되는 문제점이 발생한다.
이에 따라, 콘트롤러 칩 셋은 MCP 내 제1 메모리 칩과 제2 메모리 칩을 구분하기 위하여 별도의 제어 신호를 제공하여야 한다. 이 경우, 콘트롤러 칩 셋의 입장에서 불가피하게 별도의 제어 신호를 위한 단자 수의 증가를 초래하는 문제점이 있다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
멀티 칩 패키지(MCP) 구조에서 제2 메모리 칩의 칩 인에이블(CE) 신호가 활성화되어 억세스될 때, 제1 메모리 칩의 터미네이션 저항이 온(on)됨으로써 발생하는 문제점은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제2 메모리 칩 억세스 시 제1 메모리 칩의 터미네이션 저항이 활성화될 때 발생하는 기술적 문제점을 파악한다.
-
2정보 추출
information_extraction제1 메모리 칩과 제2 메모리 칩이 데이터 입출력 라인을 공유하고 있다는 점과 제1 메모리 칩의 터미네이션 저항이 온되는 상황을 추출한다.
- 제1 메모리 칩과 제2 메모리 칩이 데이터 입출력 라인을 공유하고 있기 때문에
- 제1 메모리 칩 내 터미네이션 저항이 온되면
-
3근거 선택
evidence_selection제1 메모리 칩의 터미네이션이 억세스된 제2 메모리 칩에 미치는 영향을 나타내는 구절을 선택한다.
- 억세스된 제2 메모리 칩의 입장에서는 자신의 데이터 입출력 라인이 터미네이션되는 것과 같은, 즉 셀프 터미네이션되는 문제점이 발생한다.
-
4논리 통합
logical_integration두 칩이 라인을 공유하므로, 비활성 상태인 제1 칩의 터미네이션이 활성 상태인 제2 칩의 데이터 라인에 영향을 주어 셀프 터미네이션 현상을 일으킴을 연결한다.
-
5결론 도출
conclusion_formulation제2 메모리 칩 입장에서는 자신의 데이터 입출력 라인이 터미네이션되는 것과 같은 셀프 터미네이션 문제가 발생한다는 결론을 도출한다.
- 억세스된 제2 메모리 칩의 입장에서는 자신의 데이터 입출력 라인이 터미네이션되는 것과 같은, 즉 셀프 터미네이션되는 문제점이 발생한다.
-
6답변 생성
answer_generation질문에 대해 문맥에 근거하여 명확하게 답변을 작성한다.
- 억세스된 제2 메모리 칩의 입장에서는 자신의 데이터 입출력 라인이 터미네이션되는 것과 같은, 즉 셀프 터미네이션되는 문제점이 발생한다.
최종 답변 (final_answer)
제1 메모리 칩과 제2 메모리 칩이 데이터 입출력 라인을 공유하고 있기 때문에, 억세스된 제2 메모리 칩의 입장에서는 자신의 데이터 입출력 라인이 터미네이션되는 것과 같은 셀프 터미네이션 문제가 발생한다.
핵심 해석 (core_interpretation)
멀티 칩 패키지 구조에서 데이터 입출력 라인을 공유하는 메모리 칩 간의 터미네이션 저항 활성화는 의도치 않은 셀프 터미네이션 문제를 유발한다.