가공데이터 · 한국어 지식관계

비휘발성 메모리 장치의 단위 셀 및 이를 구비한 비휘발성 메모리 장치 document_id A220623112669

분류
전기전자
라벨 상태 (label_status)
approved
문맥 (context)
CMOS 게이트-산화막 안티퓨즈를 이용한 OTP는 DRAM, EEPROM 및 플래시(Flash)와 같은 휘발성 또는 비휘발성 메모리 장치 내에 구성되어 메모리 리페어(repair) 용도로 사용되고 있다. 또한, 아날로그 신호와 디지털 신호가 혼합된 혼합 신호 칩(mixed-signal chip)에서는 내부 동작전압과 주파수 트리밍(trimming)을 목적으로 사용되고 있다. OTP 단위 셀은 CMOS 게이트-산화막 안티퓨즈와, 복수 개의 트랜지스터를 포함한다. 이러한 OTP 단위 셀은 각 메모리 칩 내에서 단일(single) 또는 어레이(array) 형태로 형성되어 리페어 또는 트리밍에 사용되고 있다. 도 1은 종래기술에 따른 OTP 단위 셀을 설명하기 위해 도시한 등가 회로도이다. 도 1을 참조하면, 종래기술에 따른 OTP 단위 셀은 제1 입력단(A)과 노드(B) 사이에 접속된 안티퓨즈(ANT_FS)와, 노드(B)와 출력단(E)(읽기동작시 데이터가 출력되는 출력단) 사이에 직렬 접속된 n-채널을 갖는 트랜지스터(NM1, NM2)로 이루어진다. 이러한 OTP 단위 셀은 읽기동작시 제1 입력단(A)에서 출력단(E)으로 이어지는 전류경로는 반드시 직렬접속된 제1 및 제2 트랜지스터(NM1, NM2)를 포함해야 한다. 이에 따라, 출력단(E)을 통해 검출되는 최종 데이터는 제1 및 제2 트랜지스터(NM1, NM2)의 문턱전압의 총 합만큼 전압강하된 상태(VDD-2Vt, 여기서, 'Vt'는 NM1, NM2의 문턱전압)로 출력된다. 따라서, 출력단(E)을 통해 감지되는 데이터의 센싱 마진(sensing margin)이 전압강하된 만큼 저하되어 오동작이 발생된다. 이러한 오동작은 OTP 단위 셀의 읽기동작의 신뢰성을 저하시키는 요인으로 작용하고 있다. 도 1에서 미설명된 'C', 'D'는 각각 제어신호가 입력되는 입력단을 의미한다. 도 1과 같은 구조를 갖는 종래기술에 따른 OTP 단위 셀에서 발생되는 문제점을 해결하기 위하여 본 출원인에 의해 2007년 2월 16일자로 출원되어 2008년 7월 3일자로 등록된 한국특허등록 10-0845407호에 새로운 구조의 OTP 셀이 제안된 바 있다. 도 2는 한국특허등록 10-0845407호에 제시된 OTP 단위 셀을 도시한 등가 회로도이다. 도 2에 도시된 종래기술에 따른 OTP 단위 셀은 노드(N3)와 접지전압의 공급단 사이에 접속된 안티퓨즈(ANT_FS2)와, 쓰기-제어신호(WR_CTRL)를 게이트 입력으로 가지며, 노드(N2)와 노드(N3) 사이에 접속된 제1 트랜지스터(PM1)와, 읽기-제어신호(RD_CTRL)를 게이트 입력으로 가지며, 노드(N1)와 노드(N3) 사이에 접속된 제2 트랜지스터(PM2)를 구비하여, 노드(N3)에 걸린 전압을 출력신호로 출력한다. 그리고, 출력신호를 감지 및 증폭하기 위해 인버터 타입의 감지증폭기(100)를 더 포함한다. 이러한 종래기술에 따른 OTP 단위 셀은 안티퓨즈(ANT_FS2)와 접속되는 제1 및 제2 트랜지스터(PM1, PM2)가 병렬접속되어 쓰기전압과 읽기전압을 서로 다른 경로를 통해 안티퓨즈(ANT_FS2)로 전달하도록 함으로써 읽기동작시 읽기전압의 손실을 도 1의 구조와 같은 종래기술에 따른 OTP 단위 셀에 비해 최소화하여 단위 셀의 출력단을 통해 감지되는 데이터의 센싱 마진을 개선시켜 동작 신뢰성을 향상시킬 수 있다. 이와 같이, 도 2에 도시된 종래기술에 따른 OTP 단위 셀은 도 1에 도시된 OTP 단위 셀에 비해 읽기동작시 높은 동작 신뢰성을 확보할 수 있는 이점은 있으나, 도 1에 도시된 OTP 단위 셀과 같이 1개의 안티퓨즈와 2개의 트랜지스터로 이루어짐에 따라 면적을 감소시키는 데는 한계가 있고, 소비전력이 증가하는 문제점이 있다.
지시문 (instruction)
주어진 원문을 읽고 필요한 정보를 파악하여, 원문에 근거해 질문에 답하라.
질문 (question)
도 2에 도시된 종래기술에 따른 OTP 단위 셀이 도 1의 구조와 비교하여 읽기동작 시 데이터의 센싱 마진을 개선하고 동작 신뢰성을 향상시킬 수 있는 조건은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    도 2의 OTP 단위 셀이 도 1보다 센싱 마진과 신뢰성이 개선되는 기술적 조건(원인)을 파악한다.

    • 이러한 종래기술에 따른 OTP 단위 셀은 안티퓨즈(ANT_FS2)와 접속되는 제1 및 제2 트랜지스터(PM1, PM2)가 병렬접속되어 쓰기전압과 읽기전압을 서로 다른 경로를 통해 안티퓨즈(ANT_FS2)로 전달하도록 함으로써 읽기동작시 읽기전압의 손실을 도 1의 구조와 같은 종래기술에 따른 OTP 단위 셀에 비해 최소화하여 단위 셀의 출력단을 통해 감지되는 데이터의 센싱 마진을 개선시켜 동작 신뢰성을 향상시킬 수 있다.
  2. 2정보 추출information_extraction

    도 1의 문제점과 도 2의 구조적 특징을 추출한다.

    • 도 1을 참조하면, 종래기술에 따른 OTP 단위 셀은 제1 입력단(A)과 노드(B) 사이에 접속된 안티퓨즈(ANT_FS)와, 노드(B)와 출력단(E)(읽기동작시 데이터가 출력되는 출력단) 사이에 직렬 접속된 n-채널을 갖는 트랜지스터(NM1, NM2)로 이루어진다. 이러한 OTP 단위 셀은 읽기동작시 제1 입력단(A)에서 출력단(E)으로 이어지는 전류경로는 반드시 직렬접속된 제1 및 제2 트랜지스터(NM1, NM2)를 포함해야 한다.
    • 이러한 종래기술에 따른 OTP 단위 셀은 안티퓨즈(ANT_FS2)와 접속되는 제1 및 제2 트랜지스터(PM1, PM2)가 병렬접속되어
  3. 3근거 선택evidence_selection

    신뢰성 향상의 직접적인 원인이 되는 구조적 조건을 선별한다.

    • 안티퓨즈(ANT_FS2)와 접속되는 제1 및 제2 트랜지스터(PM1, PM2)가 병렬접속되어 쓰기전압과 읽기전압을 서로 다른 경로를 통해 안티퓨즈(ANT_FS2)로 전달하도록 함으로써
  4. 4논리 통합logical_integration

    병렬 접속 구조가 읽기 전압 손실을 최소화하여 센싱 마진을 개선한다는 인과관계를 통합한다.

    • 읽기전압의 손실을 도 1의 구조와 같은 종래기술에 따른 OTP 단위 셀에 비해 최소화하여 단위 셀의 출력단을 통해 감지되는 데이터의 센싱 마진을 개선시켜
  5. 5결론 도출conclusion_formulation

    병렬 접속을 통해 전압 경로를 분리함으로써 전압 손실을 최소화하는 것이 조건임을 도출한다.

  6. 6답변 생성answer_generation

    질문에 대해 구조적 특징과 그에 따른 효과를 포함하여 답변을 작성한다.

    • 안티퓨즈(ANT_FS2)와 접속되는 제1 및 제2 트랜지스터(PM1, PM2)가 병렬접속되어 쓰기전압과 읽기전압을 서로 다른 경로를 통해 안티퓨즈(ANT_FS2)로 전달하도록 함
최종 답변 (final_answer)
안티퓨즈(ANT_FS2)와 접속되는 제1 및 제2 트랜지스터(PM1, PM2)가 병렬접속되어, 쓰기전압과 읽기전압을 서로 다른 경로를 통해 안티퓨즈(ANT_FS2)로 전달함으로써 읽기동작 시 읽기전압의 손실을 최소화하는 조건이 충족되어야 한다.
핵심 해석 (core_interpretation)
도 2에 도시된 OTP 단위 셀은 안티퓨즈와 접속되는 제1 및 제2 트랜지스터가 병렬접속되어 쓰기전압과 읽기전압의 경로를 분리함으로써 읽기전압의 손실을 최소화하고 센싱 마진을 개선하여 동작 신뢰성을 향상시킨다.