가공데이터 · 도서자료 기계독해

반도체 Analog/Mixed-signal IP의 성공적인 집적화(Integration)와 검증을 위한 인터페이스 정의, 문서화 가이드 및 실리콘 특성 분석 방법론 doc_id PCY_201504060906442681_3

주제 (main_topic)
반도체 Analog/Mixed-signal IP의 성공적인 집적화(Integration)와 검증을 위한 인터페이스 정의, 문서화 가이드 및 실리콘 특성 분석 방법론
답변 불가 (is_impossible)
True
문맥 (context)
기준으로 신호의 종류와 특성, 사용 구분에 따라 나누어 작성한다. Blockdiagram에는 IP를 구성하고 있는 요소 블록을 모두 나타내는 것이 좋으며, 반드시 전체 블록 기준에서의 입출력 신호를 나타내어야 한다. 이처럼 외부 입출력 신호에 대한 내용이 다양하게 표현되어야 하는 이유는 반도체 설계 IP를 활용하는 가장 기본이 되는 방법이 다른 IP와의 집적화(Integration) 이기 때문에 다른 설계 자료와의 Interface 부분이 매우 중요하기 때문이다. IP 사용자의 관점에서 볼 때 다양한 IP를 사용하여 집적화하는 과정에서 I/O 신호에 대한 정의가 부족하거나 누락되어 있을 경우 많은 시간을 소비하여야하기 때문이다. Block-diagram 만으로 부족한 경우 별도의 Flowchart 등을 도식화하여 포함하는 것이 좋으며, 반드시 동일한 Signal Name을 사용하여 혼란을 방지하여야 한다. Block-diagram은 전체 IP의 구성(Organization), 구조(Structure), 기능별 분할 정보(Partitioning), 데이터 흐름(Data Flow) 및 상호관계(Critical Interaction) 정보가 포함되도록 구현되어야 한다. System Level Interface 부분은 반도체 IP의 Integration을 위한 가이드로 사용된다. 따라서 외부 연결에 필요한 I/O pin의 용도와 종류, 기능을 비롯하여 Clock Distribution 정보 , Timing Diagram, Bus Interface/Protocol & I/O 구조와 여러 가지 기능을 설정할 수 있도록 하는 Register 설정 등의 정보가 모두 포함된다. I/O pin에 대한 정보를 기술할 때는 규칙에 따라 지정된 I/O 신호의 이름을 명시하고, 그 신호가 입력, 출력 또는 양방향신호 등인지를 명확하게 표시한 후 신호의 동작특성을 기술하여야 한다. 신호의 동적특성을 기술할 때에는 신호의 Function 기능을 먼저 작성하고, 신호의 상태에 따라 어떤 변화가 일어나는지 또는 어떤 변화를 통하여 신호가 변경되는지를 명확하게 기술하여 신호의 상변화에 대한 추적을 지원할 수 있어야 한다. 특히 신호가 동기식 신호인지 비동기식 신호인지에 대한 정보는 반드시 포함되어야 한다. 외부 인터페이스에서 빼놓지 말아야 할 부분이 Bus Interface이다. IP를 통합하기 위해서는 일반적으로 통일된 Bus를 사용하게 되는데, 만일 서로 다른 Bus를 사용하는 경우에는 별도의 Bus Bridge를 사용하여야 한다. 따라서 제공되는 IP가 어떤 Bus를 사용하고 있으며, IP 사용자가 다른 버스를 사용할 경우에는 어떠한 형태로 Bus 변환을 지원할 것인지에 대한 부분도 함께 기술되어 있어야 한다. Bus Bridge와 같이 별도로 지원되는 부분에 대해서는 Document Datasheet의 내용에 추가로 포함하지 않고 Function Overview 내용에 일부 포함하여 제공하는 수준이다. 실제 지원이 필요한 경우에는 별 도의 Bus Bridge Document 또는 Integration Guide 등을 통하여 제공할 수 있다. Integration Application Notes는 IP가 SoC에 집적화되기 위해 필요한 방법 과 요구사항이 포함된 문서로서 일반적으로 IP 공급자로부터 SoC 개발자 에게 제공되는 문서 중 하나이다. Integration Application Notes를 통해서 IP가 SoC에 집적화 되면서 야기될 수 있는 성능저하 및 타 설계 블록과의 Interface 문제점 등에 대해 사전에 차단할 수 있도록 해야 하며 집적화 요구사항을 만족시키지 못하여 발생하는 문제들에 대해 사용자가 책임을 질 수 있도록 유도해야 한다. 본 작성 가이드는 집적화 품질 수준에 따라 성능 차이가 가장 민감하게 나타날 수 있는 Analog / Mixed-signal IP를 기준으로 Integration Application Notes의 작성 시 꼭 포함되어야 할 중점사항들과 각각의 기술 방법에 대하여 제시하였다. Measurement Conditions에는 IP의 성능에 영향을 주는 인자들(Process, Voltage, Temperature)의 Condition을 기재하고 측정 시 인가된 Min / Max / Typ 조건을 기재하도록 한다. Process Variation의 경우 해당 IP가 Corner Lot으로 진행되었을 경우에만 측정 가능하므로 해당되지 않을 경우 이를 언급하도록 한다. Test Chip의 정보를 기재하는 이유는 사용자가 Test Chip을 전달 받아 직접 Evaluation하는 경우에 필요로 하며 Package Outline 및 Pin Assign / Description 정보를 제공한다. PCB Drawing 정보 또한 제공이 필요할 수 있다. PCB 정보는 Characterization Report와는 별개로 Gerber file 형태로 제공하는 것이 적절하다. Silicon 검증은 Silicon Characterization으로 표현되며 IP가 가지는 제반 전기적 성능을 도출하는 과정이라고 볼 수 있다. 일부에서는 Test라는 표현을 쓰기도 하지만 Test는 성능 도출 보다 Pass/Fail을 가리는 목적이 보다 강하므로 Characterization 이라는 표현이 적절할 것이라 본다. Silicon Characterization은 모든 성능 파라미터를 Measurement를 통해 도출하는 것이 목표가 되어야 하며 Measurement를 함에 있어 제약사항이 있다면 해당 사항을 기술하여 Risk Management가 될 수 있도록 해야 한다. Silicon Characterization을 함에 있어 PVT(Process, Voltage, Temperature)에 따른 성능 Variation이 도출되어야 하며 만일 Corner Lot 미진행 등으로 Process Variation을 확인하지 못한 경우라면 이에 대한 Limitation을 기술하도록 한다. Analog / Mixed-signal IP의 경우 일반적으로 Simulation과 실제 Silicon 결과 간 성능 등의 차이가 다소 존재하기 마련이다. IP 개발은 Foundry에서 제공하는 소자의 Modeling에 근거하여 설계가 이루어지고 이후 Silicon 검증의 순서를 일반적으로 거치게 된다. Silicon 검증은 Simulation과 Silicon 간의 정합성을 확인하기 위한 목적과 Simulation으로 확인하기 어려운 성능에 대한 확인 등을 위해 필요하다. 특히 공정이 성숙단계에 이르기 전 개발 단계에서는 정합성 확보가 더욱 어렵기 때문에 Silicon 검증은 더욱 필수적이며 Foundry와 설계자는 지속적으로 Silicon 정합성 확보를 위해 상호 협력하게 된다. Digital IP와 달리 Analog / Mixed-signal IP의 경우 Silicon 검증이 이루어지지 않은 경우 IP 거래가 원활히 이루어지기 어려우며 Silicon 검증 결과를 문서화 하여 제공할 필요가 크다. Analog 특성 중 상당 부분이 하나의 값으로 표현되기 어렵기 때문에 Performance Plot을 제공할 필요가 있다. 하나의 Plot에는 각 Mode 별 Setting이나 외부 조건 변화에 따른 경향성이 확인될 수 있도록 하는 것이 적절하다. 측정 시료별 편차가 있으므로 Plot을 제공할 때 대표성이 있는 결과를 제공할 수 있도록 하며 측정 결과가 보증 범위는 아니라는 점을 꼭 기술하여야 한다. 작성 사례에 기재되었듯이 해당 Performance Measurement 는 한정된 Sample 개수를 사용한 통계적 결과라는 점을 꼭 언급할 필요가 있으며 해당 정보가 이해를 돕기 위함임을 꼭 명시하도록 한다. 또한 Performance Plot에서 제시된 X축과 Y축 값의 범위는 Recommended Operating Conditions의 범위를 벋어나는 경우가 종종 있으므로 이에 대한 부분을 명시할 필요가 있다. 일반적으로 측정 결과는 Electrical Specification에 기술된 값보다 더 좋은 성능을 보일 것이다. 즉 측정 결과는 Guarantee Spec이 아니므로 이에 대한 언급을 통해 사용자와 공급자간 오해가 발생되지 않도록 한다.
지시문 (instruction)
다음 문맥을 읽고 질문에 답하시오.
질문 (question)
Analog / Mixed-signal IP의 Silicon 검증 과정에서 Simulation 결과와 실제 Silicon 결과 사이의 성능 차이를 줄이기 위해 Foundry와 설계자가 구체적으로 어떤 기술적 협력을 수행하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    질문은 Analog / Mixed-signal IP의 Silicon 검증 시 Simulation과 Silicon 결과 간의 차이를 줄이기 위한 Foundry와 설계자 간의 구체적인 기술적 협력 방법을 묻고 있다.

  2. 2정보 추출information_extraction

    문맥에서는 Analog / Mixed-signal IP의 경우 Simulation과 Silicon 결과 간의 차이가 존재할 수 있다는 점, Silicon 검증의 목적(정합성 확인 및 어려운 성능 확인), 그리고 Foundry와 설계자가 정합성 확보를 위해 상호 협력해야 한다는 사실을 언급하고 있다.

    • Analog / Mixed-signal IP의 경우 일반적으로 Simulation과 실제 Silicon 결과 간 성능 등의 차이가 다소 존재하기 마련이다.
    • Silicon 검증은 Simulation과 Silicon 간의 정합성을 확인하기 위한 목적과 Simulation으로 확인하기 어려운 성능에 대한 확인 등을 위해 필요하다.
    • Foundry와 설계자는 지속적으로 Silicon 정합성 확보를 위해 상호 협력하게 된다.
  3. 3근거 선택evidence_selection

    문맥에는 Foundry와 설계자가 '상호 협력한다'는 사실은 명시되어 있으나, 그 협력의 구체적인 '기술적 방법'이나 '내용'에 대한 정보는 누락되어 있다.

    • Foundry와 설계자는 지속적으로 Silicon 정합성 확보를 위해 상호 협력하게 된다.
  4. 4논리 통합logical_integration

    제공된 정보를 종합하면 협력의 필요성과 대상은 알 수 있지만, 협력이 어떤 기술적 수단이나 절차를 통해 이루어지는지에 대해서는 문맥 내의 어떤 문장을 결합해도 도출할 수 없다.

  5. 5결론 도출conclusion_formulation

    질문이 요구하는 '구체적인 기술적 협력 방법'은 문맥에 명시되지 않은 정보이므로 답변이 불가능하다.

  6. 6답변 생성answer_generation

    외부 지식을 사용하지 않고 주어진 문맥만으로는 답을 확인할 수 없음을 최종 답변으로 결정한다.

최종 답변 (final_answer)
주어진 문맥만으로는 답을 확인할 수 없다.
분석 (analysis)
문맥은 Foundry와 설계자가 Silicon 정합성 확보를 위해 상호 협력해야 한다는 사실을 언급하고 있으나, 협력의 구체적인 기술적 방법이나 내용은 기술하지 않는다. 따라서 질문에 답하기 위해서는 문맥 외부의 전문 지식이 필요하다.