가공데이터 · 특허 지식베이스

디지탈 아나로그 변환회로 document_id 1019810004936

출원번호
1019810004936
분류
전기(H섹션)
문맥 (context)
[청구항 1] n비트의 디지탈어를 대응하는 아나로그레벨로 변환시키기 위한 디지탈 아나로그 변환회로로서, 충전전류가 공급되는 입력 및 아나로그 레벨이 인출되는 출력을 가진 적분수단과 각각 다른 소정레벨로 정전류를 공급하는 복수의 전류원과 각각의 상기 전류원에 결합되어 상기 적분수단에 충전전류를 공급하는 복수의 스위치수단과 각각의 스위치수단에 대응하며 n비트의 소저부분을 보유하여 모든 n비트가 통괄보유되며 스위치수단에 결하되어 내용이 소정량가지 카운트되면 스윗칭신호 를 공급하는 복수의 디지탈카운터와 이들 디지탈카운터에 클럭신호를 공급하는 클럭발생기 및 n비트의 디지탈어를 수신하여 복수의 프래그멘트로 분할하고 이들 프래그멘트를 상기 각 카운터에 공급하는 수단을 구비하여, 이 회로는 상기 프래그멘트가 카운터에 공급되면 이 카운터는 클럭신호를 카운트하기 시작하여 상기 스위치수단이 폐쇄되어 충전전류를 적분수단에 공급하고, 각 카운터의 내용이 소정량까지 카운트되면 이 카운터가 스윗칭신호를 공급하여 관련된 스위치수단을 개방하고 각 전류원으로부터의 충전전류를 차단시키도록 구성되는 것을 특징으로 하는 디지탈 아날로그 변환회로 [청구항 2] 제1항에 의한 디지날 아날로그 변환회로에 있어서,전류원에 대한 소정레벨이 각 카운터로 공급될 n비트어의 관련프래그멘트의비트위치서로대응하는관계로 되는디지탈 아날로그 변환회로. [청구항 3] 제1항에 의한 디지탈 아날로그 변환회로에 있어서,의 연속프래그멘트를 함유한카운터관련된전류원에 대한소정레벨이 2n-m의 비율이고 m은 최상위프래그멘트내의 비트수인 디지탈 아날로그 변환회로. [청구항 4] 제1항에 의한 디지탈 아나로그 변화회로에 있어서,상기n비트어의 각 프래그멘트가 사실상 동일한 비트수함유하는디지탈 아나로그 변환회로. [청구항 5] 제1항에 의한 디지탈 아나로그 변환회로에 있어서,상기 스위치 수단이, 각 전류원과 적부수단간에 결합된 스위치회로와 관련된 스위치회로를 개폐시키기 위해 래치신호를 공급하고 공급된 셋트신호를 수신하여 카운터의 부하에 응답하는 셋트단자와 관련된 디지탈 카운터로부터 캐리신호를 수신하는 리셋트 단자를 가지는 래치수단포함하는디지탈 아날로그 변환회로. [청구항 6] 제5항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 상기 클럭신호와 동기로 각 스위치회로에 관련된 래치신호를 공급하는 다른 래치회로포함하는디지탈 아날로그 변환회로. [청구항 7] 제6항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 디지탈카운터와 관련하여 최상위비트를 가진 n비트어의 프래그멘트유하는디지탈 아나로그 변환회로. [청구항 8] n비트의 디지탈어를 대응하는 아나로그레벨로 변환시키기 위한 디지탈 아나로그 변환회로로서, 충전전류가 공급되는 입력 및 아나로그 레벨이 인출되는 출력을 가진 적분수단과 각각 다른 소정 레벨의 정전류를 공급하는 제1 및 제2 전류원과 상기 제1 및 제2 전류원에 결합되어 상기 적분수단에 충전전류를 공급하는 제1 및 제2스위치수단과 상기 제1 및 제2 스위치수단과 조합되어 상기 n비트의 사실상 절반을보유하면서 상기 n비트의 전체를 통괄 보유하고, 각각의 스위치수단에 각각 결합되어 소정량까지 카운트되면 스윗칭신호 를 공급하는 제1 및 제2카운터와 이들 디지탈카운터에 클럭신호를 공급하는 클럭발생수단 및 n비트의 디지탈어를 수신하여 실제로 n값의 절반정수 m의 상위 m비트와 하위 n-m비트로 분할하여 제1카운터에 상위 m비트를 공급하고, 제2카운터에 하위 n-m비트를 공급하는 수단을 구비하여, 이 회로는 상기 상위 및 하위비트가 카운터에 공급되면 하위비트가 상기ㅋ르럭신호를 카운트하기 시작하고 상기 제1 및 제2 스우치수단이 폐쇄되어 상기 적분 수단에 충전전류를 공급하며, 각 카운터의 내용이 소정량까지 카운트되며,이카운터는 스윗칭신호를 공급하여 관련된 스위치수단을 개방시키고 각 전류원으로 부터의 충전전류를 차단시키도록 구성된 것을 특징으로 하는 디지탈 아나로그 변환기 [청구항 9] 제8항에 의한 디지탈 아날로그 변환회로에 있어서,상기제1 및 제2전류원에 대한 소정레벨이 사실상 2m비율공급되는디지탈 아나로그 변환회로. [청구항 10] 제8항에 의한 디지탈 아나로그 변환회로에 있어서,각각의 스위치수단이, 각 전류원과 적분수단간에 결합된 스위치회로롸, 래치신호를 공급하여 관련된 스위치 회로를 폐쇄시키며 또한 카운터의 부하에 응답하여 공급된 셋트신호를 수신하는 셋트단자와 관련된 디지탈 카운터로부터 캐리신호를 수신하는 리셋트 단자를 가진 래치수단포함하는디지탈 아날로그 변환회로. [청구항 11] 제10항에 의한 디지탈 아날로그 변환회로에 있어서,상기 제1 스위치수단이, 상기 제1래치회로와 스위치회로 사이의 또 다른 래치회로를 포함하여 이 래치회로에 상기 클럭신호와 동기로 래치신호공급하는디지탈 아나로그 변환회로. [청구항 12] 제8항에 의한 디지탈 아나로그 변환회로에 있어서,상기n비트의 데이타어를 수신하기 위한 수단이 직렬로 배치된 제1 및 제2시프트레지스터를 포함하여, 제2 시프트레지스터의 입력에는 디지탈어가 공급되고 제1 레지스터의 입력에는 상기 제2시프트레지스터 나머지 디지탈어가 공급되어 제1레지스터는 상위 m비트를 보유하고 제2시프트레지스터는 하위 n-m비트보유하게 되는디지탈 아날로그 변환기. [청구항 13] 제12항에 의한 디지탈 아나로그 변환회로에 있어서,비트의 디지탈어를 수신하기 위한 상기 수단이 또한 각 시프트레지스터와 제1 및 제2디지탈카운터간에 결합한 제1 및 제2래치수단포함하는디지탈 아나로그 변환회로. [청구항 14] 제13항에 의한 디지탈 아나로그 변환회로에 있어서,스타트신호를 공급하는 타이밍제어회로망을 구비하여 상기 각 n비트어가 제1 및 제2시프트 레지스터에 공급되면 제1 및 제2 래치수단을 래치시키고 또한 제1 및 제2스위치수단폐쇄시키는디지탈 아날로그 변환기.
지시문 (instruction)
주어진 특허 청구항을 읽고 발명을 구성하는 주요 구성요소와 각 구성요소를 설명하라.
질문 (question)
디지탈 아날로그 변환회로를 구성하는 주요 구성요소는 무엇이며, 각 구성요소는 전체 회로에서 어떤 역할을 수행하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    질문은 전체 청구항을 대상으로 디지탈 아날로그 변환회로를 구성하는 핵심 구성요소를 식별하고, 각 구성요소의 역할을 종합하여 설명하는 것을 요구한다.

    • n비트의 디지탈어를 수신하여 복수의 프래그멘트로 분할하고 이들 프래그멘트를 상기 각 카운터에 공급하는 수단을 구비하여, 이 회로는 상기 프래그멘트가 카운터에 공급되면 이 카운터는 클럭신호를 카운트하기 시작하여 상기 스위치수단이 폐쇄되어 충전전류를 적분수단에 공급하고, 각 카운터의 내용이 소정량까지 카운트되면 이 카운터가 스윗칭신호를 공급하여 관련된 스위치수단을 개방하고 각 전류원으로부터의 충전전류를 차단시키도록 구성되는 것을 특징으로 하는 디지탈 아날로그 변환회로
  2. 2정보 추출information_extraction

    독립항과 종속항에서 반복적으로 등장하는 구성요소와 추가 구성요소를 추출한다.

    • 제10항에 의한 디지탈 아날로그 변환회로에 있어서,상기 제1 스위치수단이, 상기 제1래치회로와 스위치회로 사이의 또 다른 래치회로를 포함하여 이 래치회로에 상기 클럭신호와 동기로 래치신호공급하는디지탈 아나로그 변환회로
    • 제5항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 상기 클럭신호와 동기로 각 스위치회로에 관련된 래치신호를 공급하는 다른 래치회로포함하는디지탈 아날로그 변환회로
    • 제6항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 디지탈카운터와 관련하여 최상위비트를 가진 n비트어의 프래그멘트유하는디지탈 아나로그 변환회로
    • 제8항에 의한 디지탈 아날로그 변환회로에 있어서,상기제1 및 제2전류원에 대한 소정레벨이 사실상 2m비율공급되는디지탈 아나로그 변환회로
    • 제1항에 의한 디지탈 아날로그 변환회로에 있어서,의 연속프래그멘트를 함유한카운터관련된전류원에 대한소정레벨이 2n-m의 비율이고 m은 최상위프래그멘트내의 비트수인 디지탈 아날로그 변환회로
    • 제12항에 의한 디지탈 아나로그 변환회로에 있어서,비트의 디지탈어를 수신하기 위한 상기 수단이 또한 각 시프트레지스터와 제1 및 제2디지탈카운터간에 결합한 제1 및 제2래치수단포함하는디지탈 아나로그 변환회로
  3. 3근거 선택evidence_selection

    회로의 핵심 동작을 설명하는 근거를 선택하여 각 구성요소의 역할을 연결한다.

    • 제10항에 의한 디지탈 아날로그 변환회로에 있어서,상기 제1 스위치수단이, 상기 제1래치회로와 스위치회로 사이의 또 다른 래치회로를 포함하여 이 래치회로에 상기 클럭신호와 동기로 래치신호공급하는디지탈 아나로그 변환회로
    • 제5항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 상기 클럭신호와 동기로 각 스위치회로에 관련된 래치신호를 공급하는 다른 래치회로포함하는디지탈 아날로그 변환회로
    • 제6항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 디지탈카운터와 관련하여 최상위비트를 가진 n비트어의 프래그멘트유하는디지탈 아나로그 변환회로
    • 제8항에 의한 디지탈 아날로그 변환회로에 있어서,상기제1 및 제2전류원에 대한 소정레벨이 사실상 2m비율공급되는디지탈 아나로그 변환회로
  4. 4논리 통합logical_integration

    구성요소들을 기능적 흐름에 따라 연결하여 회로의 전체 동작 구조를 통합적으로 해석한다. 디지털 입력은 분할되어 카운터에 저장되고, 클럭에 의해 카운트가 진행되며, 스위치와 전류원의 동작을 통해 적분수단에 공급되는 충전전류가 제어되어 아날로그 출력이 생성된다. 종속항에서는 래치회로, 시프트레지스터, 타이밍제어회로 등을 추가하여 회로의 제어성과 구현 방식을 구체화한다.

    • 제10항에 의한 디지탈 아날로그 변환회로에 있어서,상기 제1 스위치수단이, 상기 제1래치회로와 스위치회로 사이의 또 다른 래치회로를 포함하여 이 래치회로에 상기 클럭신호와 동기로 래치신호공급하는디지탈 아나로그 변환회로
    • 제5항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 상기 클럭신호와 동기로 각 스위치회로에 관련된 래치신호를 공급하는 다른 래치회로포함하는디지탈 아날로그 변환회로
    • 제6항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 디지탈카운터와 관련하여 최상위비트를 가진 n비트어의 프래그멘트유하는디지탈 아나로그 변환회로
  5. 5결론 도출conclusion_formulation

    전체 청구항은 디지털 데이터를 여러 프래그멘트로 분할하여 카운터와 스위치, 전류원 및 적분수단을 연계함으로써 디지털 값을 대응되는 아날로그 출력으로 변환하는 회로를 중심으로 구성되며, 종속항들은 래치회로, 시프트레지스터, 타이밍 제어 등을 추가하여 회로의 구현과 제어를 구체화한다.

    • 제10항에 의한 디지탈 아날로그 변환회로에 있어서,상기 제1 스위치수단이, 상기 제1래치회로와 스위치회로 사이의 또 다른 래치회로를 포함하여 이 래치회로에 상기 클럭신호와 동기로 래치신호공급하는디지탈 아나로그 변환회로
    • 제5항에 의한 디지탈 아날로그 변환회로에 있어서,상기 스위치수단중의 적어도 한개가 상기 클럭신호와 동기로 각 스위치회로에 관련된 래치신호를 공급하는 다른 래치회로포함하는디지탈 아날로그 변환회로
  6. 6답변 생성answer_generation

    질문에 맞게 주요 구성요소와 역할을 항목별로 정리하여 최종 답변을 생성한다.

    • 제10항에 의한 디지탈 아날로그 변환회로에 있어서,상기 제1 스위치수단이, 상기 제1래치회로와 스위치회로 사이의 또 다른 래치회로를 포함하여 이 래치회로에 상기 클럭신호와 동기로 래치신호공급하는디지탈 아나로그 변환회로
최종 답변 (final_answer)
디지탈 아날로그 변환회로는 적분수단, 전류원, 스위치수단, 디지탈카운터, 클럭발생기 및 디지탈어 분할수단을 핵심 구성으로 한다. 적분수단은 충전전류를 적분하여 아날로그 출력을 생성하고, 전류원은 서로 다른 크기의 정전류를 공급한다. 스위치수단은 전류의 공급 여부를 제어하며, 디지탈카운터는 입력된 디지탈 프래그멘트를 기준으로 클럭을 계수하여 스위치의 개폐 시점을 결정한다. 클럭발생기는 모든 카운터에 클럭신호를 제공하고, 디지탈어 분할수단은 입력 데이터를 여러 프래그멘트로 나누어 각 카운터에 전달한다. 종속항에서는 래치수단을 통해 스위치 제어의 안정성을 높이고, 시프트레지스터를 이용하여 상·하위 비트를 저장하며, 타이밍제어회로망을 통해 래치와 스위치의 동작을 동기화하여 회로의 구현과 제어를 더욱 구체화한다.
핵심 해석 (core_interpretation)
본 발명의 핵심은 디지탈 입력을 복수의 프래그멘트로 분할하여 각각을 독립적으로 카운트하고, 전류원과 스위치 및 적분수단을 연계하여 충전전류를 시간적으로 제어함으로써 대응되는 아날로그 출력값을 생성하는 디지탈 아날로그 변환회로를 구현하는 데 있다.