가공데이터 · 특허 지식베이스

마스터 슬라이스형 반도체 집적회로장치 document_id 1019840005988

출원번호
1019840005988
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제1항에 있어서,상기 다수의 기본셀이 소정의 거리를 두고매트릭스배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 3] 제2항에 있어서,상기 다수의 전류원 셀과 각각 이 각 기본셀로부터개별적배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 4] 제3항에 있어서,전류원셀이 기본셀의 하나에근접위치하는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 5] 제1항에 있어서,하나의 기본셀에서 논리회로소자와 다른 기본셀에서 논리회로소자를 연결하고 하나의 논리회로소자와 하나의 전류원 소자를 연결하며 다른 소자들을 연결하는 전도스트립(strips)을 수용하기 위한다수의배선채널더포함하는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 6] 제5항에 있어서,다수의 배선채널의 각각이 기본셀과 전류원셀양자에근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 7] 제1항에 있어서,상기 장치는 다수의 기본셀그룹을 형성하고 있고, 이 그룹의 각각은 이 장치의 측면방향에서 직렬로 근접하게 배열된 다수의 기본셀그룹이매트릭스형성되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 8] 제7항에 있어서,상기 장치가 다수의 전류원 셀그룹을 형성하고 이 그룹의 각각은 다수의 근접하게 배열된전류원셀구성되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 9] 제8항에 있어서,다수의 셀행이장치에서 형성되도록 장치의 측면방향에서의 기본셀그룹사이배치되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 10] 제9항에 있어서,하나의 기본셀에 논리회로소자와 또 다른 기본셀에 논리회로소자를 연결하고 논리회로소자와 전류원 소자를 연결하며 다른 소자을 연결하는 전도스트립을 수용하기 위한다수의배선채널더포함하는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 11] 제10항에 있어서,상기 배선채널의 각각이 장치의 측면방향을 따라 셀행의 한측에근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 12] 제9항에 있어서,다수의 셀행이 장치의 경사방향해서 2개의 세트로근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 13] 제12항에 있어서,하나의 기본셀에서 논리회로소자와 또 다른 기본셀에서 논리회로소자를 연결하고 논리회로소자와 전류원 소자를 연결하며 다른 소자를 연결하는 전도스트립을 수용하기 위한 다수의 배선채널을 더 포함하며, 각 배선채널이2개세트의셀행사이배치되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 14] 제9항에 있어서,다수의 셀행이장치의 경사방향해서 3개의 세트로근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 15] 제14항에 있어서,다수의 배선채널세트를 더 포함하며, 각각이, 하나의 기본셀에서 논리회로소자와 또 다른 기본셀에서 논리회로소자를 연결시키고 논리회로소자와 전류원 소자를 연결시키며 다른 소자를 연결시키는, 전도스트립을 수용하기 위한 제1 및 제2 배선채널로 구성되고 제1배선채널은 제1 및 제2셀행사이에 배치되며 제2배선채널은 제3셀행의 외측에근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 16] 제1항에 있어서,기본셀이 동일한논리회로가지는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 17] 제16항에 있어서,기본셀에 저전력소모논리회로구성되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 18] 제16항에 있어서,기본셀이고전력소모논리게이트인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 19] 제16항에 있어서,다수의 기본셀이 다수의 저전력소모논리회로와다수의고전력소모논리회로구성되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 20] 제19항에 있어서,전력 소모논리회로가 저전력소모논리회로의외부영역배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 21] 제1항이나 제16항내지 제20항중의 어느 하나에 있어서,전류원셀이 동일한전류원회로가지는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 22] 제1항에 있어서,기본셀내의 상기 논리회로소자가 상기 전류원 소자를 동작가능하게 연결함으로써 형성된논리게이트회로인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 23] 제22항에 있어서,상기 논리게이트 회로가에미터결합논리게이트회로인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 24] 제22항에 있어서,상기 논리게이트 회로가집적논리게이트회로인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 25] 제1항에 있어서,전류원 셀에서 상기 전류원이 트랜지스터에 직렬로 동작가능하게 연결된저항형성하고있는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 26] 제1항에 있어서,전류원 셀에서 상기 전류원이저항형성하고있는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 27] 제1항에 있어서,전류원 셀에서 상기 전류원이 다이오드와 이다이오드에 직렬로 동작가능하게 연결된저항형성하고있는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 29] 제28항에 있어서,제1전력공급수단이 서로 평행한 다수의 스트립으로 구성되고 제2전력공급수단이 서로 평행하고 제1 전력공급수단의 평행스트립에 수직인 다수의 스트립으로 구성되며, 2개의 다수의 스트립이 한 평면에서격자구조형성하는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 30] 제29항에 있어서,제1전력공급수단의 각 평행스트립이 기본셀에 근접해서 배열되고 제2전력공급 스트립의 각 평행스트립이 기본셀에근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 31] 제28항에 있어서,상기 다수의 기본셀이 소정의 거리를 두고매트릭스배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 32] 제31항에 있어서,상기 다수의 전류원 셀의 각각이 각 기본셀로부터개별적배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 33] 제32항에 있어서,전류원셀이 기본셀의 하나에근접위치하는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 34] 제28항에 있어서,하나의 기본셀에서 논리회로소자와 다른 기본셀에서 논리회로소자를 연결하고 논리회로소자와 전류원 소자를 연결하며 다른 소자을 연결하는 전도스트립을 수용하기 위한다수의배선채널더포함하는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 35] 제34항에 있어서,다수의 배선채널의 각각이 기본셀과 전류원셀 양자에근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 36] 제28항에 있어서,상기 장치가 다수의 기본셀그룹을 형성하고, 이 그룹의 각각이 장치의 측면방향에서 직렬로 근접하게 배열된 다수의 기본셀로 구성되며, 상기 다수의 기본셀그룹이매트릭스구성되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 37] 제36항에 있어서,상기 장치가 다수의 전류원 셀그룹을 형성하고, 이 그룹의 각각이 다수의 근접하게 배열된전류원셀구성되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 38] 제37항에 있어서,다수의 셀행이 장치에서 형성되도록 하기 위해 각 전류원셀그룹이 장치의 측면방향에 있는 기본셀그룹사이배치되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 39] 제38항에 있어서,하나의 기본셀에 서논리회로 소자와 또 다른 기본셀에서 논리회로소자사이를 연결시키고 논리회로소자와 전류원소자를 연결시키며 다른 소자을 연결시키는 전도스트립을 수용하기 위한다수의배선채널더포함하는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 40] 제39항에 있어서,상기 배선채널의 각각이 치장의 측면방향을 따라 셀행의 한측에근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 41] 제38항에 있어서,다수의 셀행이 장치의 경사방향에서 2개의 세트로근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 42] 제41항에 있어서,하나의 기본셀에서 논리회로소자와 또 다른 기본셀에서 논리회로소자사이를 연결하고 논리회로소자와 전류원소자를 연결하며 다른 소자를 연결하는 전도스트립을 수용하기 위한 다수의 배선채널을 더 포함하며, 각 배선채널이2개세트의셀행사이배치되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 43] 제38항에 있어서,다수의 셀행이 장치의 경사방향에서 3개의 세트로근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 44] 제43항에 있어서,하나의 기본셀에서 논리회로소자와 또 다른 기본셀에서 논리회로소자를 연결시키고 논리회로소자와 전류원소자를 연결시키며 다른 소자를 연결시키는 전도스트립을 수용하기 위해 각각이 제1 및 제2 배선채널로 구성되는 다수의 배선채널세트를 더 포함하며, 제1배선채널은 제1 및 제2 셀행사이에 배치되고 제2 배선채널이 제3 셀행의 외측에근접배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 45] 제28항에 있어서,기본셀이 동일한논리회로가지는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 46] 제45항에 있어서,기본셀이 저전력소모논리회로인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 47] 제45항에 있어서,기본회로 셀이고전력소모논리회로인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 48] 제45항에 있어서,다수의 기본셀이 다수의 저전력소모논리회로와다수의고전력소모논리회로구성되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 49] 제48항에 있어서,고전력소모 논리회로가 저전력소모논리회로의외부영역배열되는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 50] 제28항이나 제45항내지 제49항중의 어느 하나에 있어서,전류원셀이 동일한전류원회로가지는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 51] 제28항에 있어서,기본셀내의 상기 논리회로소자가 상기 전류원소자를 동작가능하게 연결함으로써 형성된논리게이트회로인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 52] 제51항에 있어서,상기 논리게이트 회로가에미터결합논리게이트회로인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 53] 제51항에 있어서,상기 논리게이트회로가집적삽입논리게이트회로인것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 54] 제28항에 있어서,전류원 셀에서의 상기 전류원이 트랜지스터에 트랜지스터에 직렬로 동작가능하게 연결된저항형성하고있는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 55] 제28항에 있어서,상기 전류원 셀에서의 상기 전류원이저항형성하고있는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 56] 제28항에 있어서,전류원셀내의 상기 전류원이 다이오드와 이 다이오드에 직렬로 동작가능하게 연결된저항형성하고있는것을특징으로 하는마스터 슬라이스형 반도체 집적회로장치. [청구항 57] 각각이 적어도 하나의 논리회로소자를 가지는 다수의 기본셀과, 각각이 적어도 하나의 전류원 소자를 가지고 전류를 기본셀에 공급하기 위한 다수의 전류원셀로 구성되며, 논리회로가 기본셀에서 적어도 하나의 논리회로소자와 전류원셀에서 적어도 하나의 전류원소자를 동작가능하게 연결시킴으로써 형성되는 것을 특징으로 하는 반도체 집적회로장치
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
마스터 슬라이스형 반도체 집적회로장치에서 다수의 배선채널 세트가 제1 및 제2 배선채널로 구성될 경우, 제1배선채널과 제2배선채널은 각각 어느 위치에 배치되는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    마스터 슬라이스형 반도체 집적회로장치에서 제1 및 제2 배선채널의 구체적인 배치 위치를 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 15번과 44번에서 제1 및 제2 배선채널의 배치에 관한 기술 내용을 추출한다.

    • 제1배선채널은 제1 및 제2셀행사이에 배치되며 제2배선채널은 제3셀행의 외측에근접배열되는것을특징으로 하는
  3. 3근거 선택evidence_selection

    제1배선채널과 제2배선채널의 위치를 명시한 구절을 선택한다.

    • 제1배선채널은 제1 및 제2셀행사이에 배치되며 제2배선채널은 제3셀행의 외측에근접배열되는것
  4. 4논리 통합logical_integration

    추출된 정보를 바탕으로 제1배선채널은 제1 및 제2 셀행 사이에, 제2배선채널은 제3 셀행의 외측에 배치됨을 연결한다.

  5. 5결론 도출conclusion_formulation

    질문에 대한 직접적인 답변을 구성한다.

  6. 6답변 생성answer_generation

    최종 답변을 추출 형식으로 작성한다.

최종 답변 (final_answer)
제1배선채널은 제1 및 제2셀행 사이에 배치되고, 제2배선채널은 제3셀행의 외측에 근접 배열된다.
핵심 해석 (core_interpretation)
다수의 배선채널 세트가 제1 및 제2 배선채널로 구성될 때, 각 채널은 특정 셀행 사이 또는 특정 셀행의 외측에 배치되어 전도스트립을 수용하도록 설계되었다.