문맥 (context)
[청구항 1]
제 1 도전형을 갖는 반도체기판(10p)
상기 기판위에 형성되며 상기 제 1 도전형과 반대의 제 2 도전형을 갖는 제 1 반도체영역(12n)
상기 제 1 반도체 영역내에 형성되며 상기 제 1 도전형을 갖는 제 2 반도체영역(14p+)
상기 제 2 반도체 영역밑의 상기 반도체기판과 상기 제1반도체영역사이에 형성되며 상기 제1반도체영역내의 불순물 농도보다 더높은 불순물농도를 갖는 상기 제 2 도전형의 고농도 매입영역(18n+)
및 상기 고농도 매입영역과 다른 상기 제1반도체영역내에 형성되며, 상기 제1도전형을 가지며, 상기 반도체기판(10p)으로부터 상기 제 2 반도체영역(14p+)을 향하여 돌출되어 있는 제 3 반도체영역(20(p+),22(p+)으로 이루어지는 것을 특징으로 하는 반도체장치
[청구항 2]
제 1 항에 있어서,상기 반도체기판(10p), 상기 제 1 반도체영역(12n) 및 상기 제 2 반도체영역(14p+)은 트랜지스터의 콜렉터영역, 베이스영역,및에미터영역구성하는것을특징으로 하는반도체장치.
[청구항 3]
제 2 항에 있어서,상기 제 3 반도체영역의 상부면과 상기 제 2 반도체영역의 하부면 사이의 거리는상기트랜지스터의베이스폭결정하는것을특징으로 하는반도체장치.
[청구항 4]
제 3 항에 있어서,상기 트랜지스터는 pnp트랜지스터인것을특징으로 하는반도체장치.
[청구항 5]
제 3 항에 있어서,상기 트랜지스터는 npn트랜지스터인것을특징으로 하는반도체장치.
[청구항 6]
제 1 도전형을 갖는 반도체기판(10p)
상기 기판위에 형성되며 상기 제 1 도전형과 반대의 제 2 도전형을 갖는 제1반도체영역(12n)
상기 제 1 반도체영역내에 형성되며 상기 제 1 도전형을 갖는 제2반도체영역(14p + )
상기 제 2 반도체영역밑의 상기 도체기판과 상기 제 1 반도체영역사이에 형성되며 상기 제 1 반도체 영역내의 불순물 농도보다 더높은 불순물농도를 갖는 상기 제 2 도전형의 고농도 매입영역(18n + )
및 상기 고농도 매입영역과 다른 상기 제 1 반도체영역내에 형성되며
상기 제 1 도전형을 가지며, 상기 제 2 반도체영역(14p + )으로부터 상기 반도체기판(10p)을 향하여 돌출되어 있는 제 3 반도체영역으로 이루어지는 것을 특징으로 하는 반도체장치
[청구항 7]
제 6 항에 있어서,상기 반도체기판(10p), 상기 제 1 반도체영역(12n), 및 상기 제 2 반도체영역(14p+)은 트랜지스터의 콜렉터영역, 베이스영역,및에미터영역구성하는것을특징으로 하는반도체장치.
[청구항 8]
제 7 항에 있어서,상기 반도체기판의 상부면과 상기 제 3 반도체 영역내의 상기 돌출된 부분의 하부면 사이의 거리는상기트랜지스터베이스폭결정하는것을특징으로 하는반도체장치.
[청구항 9]
제 8 항에 있어서,상기 트랜지스터는 pnp트랜지스터인것을특징으로 하는반도체 장치.
[청구항 10]
제 8 항에 있어서,상기 트랜지스터는 npn트랜지스터인것을특징으로 하는반도체장치.
[청구항 11]
프로그램 가능 판독전용 기억장치에 있어서
복수의 워어드선
상기 워어드선 과 교차하는 복수의 비트선
상기 워어드선과 상기 비트선 사이의 교차부분에 배치된 메모리셀들로 이루어지며
상기 메모리셀의 각각은 상기 비트선중의 하나에 그와 타단이 접속되는 프로그램 가능소자 및 상기 프로그램 가능소자의 일단에 접속되며 상기 워어드선중의 하나에 베이스가 접속되는 트랜지스터로 이루어지며
상기 메모리셀의 각각은 제1도전형을 갖는 반도체기판(10p), 상기 반도체기판위에 갖추어져 있으며 상기 제1도전형과 반대의 제 2 도전형을 갖는 제1반도체층(12n), 상기 제 1 반도체층(12n)내에 갖추어지며 상기 제 1 도전형을 갖는 제2반도체층(14p + ), 상기 제 2 반도체층(14p + )내에 갖추어져 있으며 상기 제2도전형을 갖는 제3반도체층(16n + ), 및 상기 반도체기판과 상기 제1반도체층 사이에 갖추어진 고농도 매입층으로 이루어지며
상기 메모리셀 각각 내의 상기 트랜지스터는 상기 반도체기판(10p), 상기 제 1 반도체층(12n), 및 상기 제 2 반도체층(14p + )으로 구성되며
상기 메모리셀 각각내의 상기 프로그램 가능 소자는 상기 제 2 반도체층(14p + ) 및 상기 제 3 반도체층(16n + )으로 구성되며 , 상기 메모리셀의 각각은 더우기 상 + 기 제 1 반도체층(12n)내에 갖추어지며 상기 반도체기판(10p)으로부터 상기 제 2 반도체층(14p + )을 향하여 돌출된 고농도 영역(20(p + ),22(p + )을 더 포함하며 이에 의해 상기 트랜지스터의 베이스폭이 좁아지는 것을 특징으로 하는 프로그램가능 판독전용 기억장치
[청구항 12]
제 11 항에 있어서,상기 고농도 영역 돌출부의 상부면과 상기 제 2 반도체층의 하부면 사이의 거리는상기트랜지스터의베이스폭결정하는것을특징으로 하는프로그램 가능 판독전용 기억장치.
[청구항 13]
제 12 항에 있어서,상기 트랜지스터는 역전류를 방지하기 위한트랜지스터인것을특징으로 하는프로그램 가능 판독전용 기억장치.
[청구항 14]
제 12 항에 있어서,상기 트랜지스터는 npn트랜지스터인것을특징으로 하는프로그램 가능 판독전용 기억장치.
[청구항 15]
제 12 항에 있어서,상기 프로그램 가능소자는다이오드인것을특징으로 하는프로그램 가능 판독전용 기억장치.
[청구항 16]
제 12 항에 있어서,상기 프로그램 가능 소자는퓨우즈인것을특징으로 하는프로그램 가능 판독전용 기억장치.
[청구항 17]
제12항에 있어서,더우기 상기 트랜지스터를 선택적으로 구동하기 위한 디코우더/드라이버더포함하는것을특징으로 하는프로그램 가능 판독전용 기억장치.
[청구항 18]
프로그램 가능 판독전용 기억장치에 있어서
복수의 워어드선
상기 워어드선 과 교차하는 복수의 비트선
상기 워어드선과 상기 비트선 사이의 교차부분에 배치된 메모리셀들로 이루어지며
상기 메모리셀의 각각은 상기 비트선중의 하나에 그의 타단이 접속되는 프로그램 가능소자 및 상기 프로그램 가능소자의 일단에 접속되며 상기 워어드선중의 하나에 베이스가 접속되는 트랜지스터로 이루어지며
상기 메모리셀의 각각은 제 1 도전형을 갖는 반도체기판(10p), 상기 반도체기판위에 갖추어져 있으며 상기 제 1 도전형과 반대의 제 2 도전형을 갖는 제 1 반도체층(12n), 상기 제 1 반도체층(12n)내에 갖추어지며 상기 제 1 도전형을 갖는 제 2 반도체층(14p + ), 상기 제2반도체층(14p + )내에 갖추어져 있으며 상기 제 2 도전형을 갖는 제 3 반도체층(16n + ), 및 상기 반도체기판과 상기 제 1 반도체층 사이에 갖추어진 고농도 매입층으로 이루어지며
상기 메모리셀 각각내의 상기 트랜지스터는 상기 반도체기판(10p), 상기 제 1 반도체층(12n), 및 상기 제 2 반도체층(14p + )으로 구성되며
상기 메모리셀 각각내의 상기 프로그램 가능소자는 상기 제 2 반도체층(14p + ) 및 상기 제3반도체층(16n + )으로 구성되며
상기 메모리셀의 각각은 더우기 상기 제1반도체층(12n)내에 갖추어지며 상기 제2반도체층(14p + )으로부터 상기 반도체기판(10p)을 향하여 돌출된 고농도 영역((14p + )b)을 포함하며 이에 의해 상기 트랜지스터의 베이스폭이 좁아지는 것을 특징으로 하는 프로그램 가능 판독전용 기억장치
[청구항 19]
제18항에 있어서 상기 반도체층의 상부면과 상기 제 3 반도체영역 돌출부의 하부면 사이의 거리는상기트랜지스터의베이스폭결정하는것을특징으로 하는프로그램 가능 판독전용 기억장치.
[청구항 20]
제19항에 있어서,상기 트랜지스터는 역전류를 방지하기 위한트랜지스터인것을특징으로 하는프로그램 가능 판독전용 기억장치.
[청구항 21]
제19항에 있어서,상기 트랜지스터는 pnp트랜지스터인것을특징으로 하는프로그램 가능 판독전용 기억장치
[청구항 22]
제19항에 있어서,상기 프로그램 가능소자는다이오드인것을특징으로 하는프로그램 가능 판독 전용 기억장치.
[청구항 23]
제19항에 있어서,상기 프로그램 가능 소자는퓨우즈인것을특징으로 하는프로그램 가능 판독전용 기억장치
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
프로그램 가능 판독전용 기억장치에서 트랜지스터의 베이스폭을 좁게 만들기 위해 제1반도체층(12n) 내에 형성되는 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation프로그램 가능 판독전용 기억장치에서 트랜지스터의 베이스폭을 좁게 만들기 위해 제1반도체층(12n) 내에 형성되는 구성 요소를 찾는 것이다.
-
2정보 추출
information_extraction청구항 11에서 프로그램 가능 판독전용 기억장치의 구조와 베이스폭이 좁아지는 원인에 관한 정보를 추출한다.
- 상기 메모리셀의 각각은 더우기 상기 제1반도체층(12n)내에 갖추어지며 상기 제2반도체층(14p + )으로부터 상기 반도체기판(10p)을 향하여 돌출된 고농도 영역((14p + )b)을 포함하며 이에 의해 상기 트랜지스터의 베이스폭이 좁아지는 것을 특징으로 하는 프로그램 가능 판독전용 기억장치
-
3근거 선택
evidence_selection제1반도체층(12n) 내에 형성되어 베이스폭을 좁게 만드는 구성 요소인 '고농도 영역(20(p + ),22(p + ))'을 근거로 선택한다.
- 상기 제1반도체층(12n)내에 갖추어지며 상기 제2반도체층(14p + )으로부터 상기 반도체기판(10p)을 향하여 돌출된 고농도 영역((14p + )b)을 포함하며 이에 의해 상기 트랜지스터의 베이스폭이 좁아지는
-
4논리 통합
logical_integration제1반도체층 내에 돌출된 고농도 영역이 존재함으로써 트랜지스터의 베이스폭이 좁아진다는 인과관계를 확인한다.
- 상기 제1반도체층(12n)내에 갖추어지며 상기 제2반도체층(14p + )으로부터 상기 반도체기판(10p)을 향하여 돌출된 고농도 영역((14p + )b)을 포함하며 이에 의해 상기 트랜지스터의 베이스폭이 좁아지는
-
5결론 도출
conclusion_formulation질문에서 요구하는 구성 요소는 고농도 영역(20(p + ),22(p + ))이다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
고농도 영역(20(p + ),22(p + ))
핵심 해석 (core_interpretation)
프로그램 가능 판독전용 기억장치에서 제1반도체층 내에 반도체기판으로부터 제2반도체층 방향으로 돌출된 고농도 영역을 형성함으로써 트랜지스터의 베이스폭을 좁게 조절하는 기술이다.