가로의 차폐된 노치의 양방향 전계 효과 트랜지스터 document_id 1019850004934

[청구항 2] 제1항에 있어서,채널영역은 노치에 의하여 옆으로 간격을 떼고, 노치는 fet의 정부주면으로부터 노치의 각 측에 따라 수직으로 연장하는 채널영역과 채널영역 밑에 있는 드리프트 영역으로 하방연장하는 것. [청구항 3] 제2항에 있어서,소오스영역은 그들간의 노치에 의하여 정부주변에 따라 옆으로 간격을 떼고, 소소스영역은 각기 채널영역의위에 있는 것. [청구항 4] 제3항에 있어서,쌍의 주전극이 각기 소오스영역에 접속되고, 게1절연게이트수단이 제1채널영역에 따라 노치의 내부면의 제1절연층수단을 가지고, 노치속의 제1게이트전극수단이 제1절연층수단에 따라 연장하고, 제1게이트전극수단이 제1수직채널영역으로 부터 절연되고 바로 앞에 따라 연장하고, 제2절연게이트수단이 제2채널영역에 따라 노치의 내부면의 제2절연층 수단을 가지고, 노치속의 제2게이트전극수단이 제2절연층수단에 따라 연장하고, 제2게이트전극수단이 제2수직채널 영역으로부터 절연되고,바로앞에따라연장하는 것. [청구항 5] 제4항에 있어서,게이트전위의 결여에서 오프상태를 가지고 채널영역의 하나와 드리프트영역간의 접합을 가지고 주전극의 하나쪽으로 흐르는 전류를 저지하고 채널영역의 다른 것과 드리프트영역 간의 접합을 가지고 주전극의 다른 것 쪽으로 흐르는 전류저지하는 것. [청구항 6] 제5항에 있어서,주전극간의 드리프트영역 전류통로는 소오스영역으로부터 하방으로 채널영역을 통하고 하방으로 노치의 바닥주위에 연장하여 드리프트영역의 전류통로 길이를 중대하고, 높은 오프상태의 전압저지능역을 제고하고, 정부주면에 따른 옆으로의 크기를 증대함이 없이 고밀도, 고전합의 양방향 fet 구조제공하는 것. [청구항 7] 제6항에 있어서,및 제2게이트전극수단의 각각은 fet의 오프상태에서 주전극의 각기 하나와 공통의 전위레벨에 관계되고, 차폐수단은 주전극에 관계되어 오프상태에서 차폐수단의 전위는 각기 채널영역 밀의 노치의 모서리에 따른 드리프트영역의 전위와 실질적으로 갈고, 그것에 의하여 차폐수단은 대향하는 노치 모서리에 따른 게이트전극수단으로 부터의 전계경도로 부터 노치 모서리의 드리프트 영역부분을 차폐하여 노치의 모서리쪽으로의 드리프트영역의 주어진 극성의 캐리어의 흡인을 방지하고, 공핍에 유도된 전계경도를 방지하고, 따라서 오프상태 동안 드리프트영역에서 전도채널의 바라지 않은 유도방지하는 것. [청구항 8] 제7항에 있어서,노치는 제1 및 제2게이트전극 수단의 각각의 밑에 실질적인 거리로 드리프트 영역으로 하방연장하는 것. [청구항 9] 제8항에 있어서,노치는 채널영역 밑의 실질적인 깊이로 드리프로영역에 하방으로 연장하고, 제1 및 제2게이트전극수단은 채널영역과 드리프트영역간의 접합의 깊은 곳 주위에 하방연장하는 것. [청구항 12] 제11항에 있어서,제1정부층에 형성된 다수의 옆으로 간격을 뗀 제2정부층을 가지고, 정부주면으로부터 제2정부층의 각기 하나를 통하여 그때 제1정부층을 통하여 그들 밑의기탄의 드리프트영역으로 하방으로 각기 연장하는 다수의 노치를 가지고, 각 노치가 그 속에 차페수단과 제1 및 제2절연된 게이트전극수단을 가지고, 그것에 의하여 다수의 fet를 가진 절연된 구조제공하는 것. [청구항 13] 제12항에 있어서,노치가 드리프트영역으로 부터 노치의 모서리쪽으로 게이트전극수단에 의하여 캐리어의 흡인을 감소하게 게이트전수단 밑의 드리프트영역으로 실절적인 거리로 하방으로 연장하고, fet의 오프상태에서 전도채널의 바라지 않은 유도를 더욱 방지하고 높은 오프상태의 전압저지능력제공하는 것. [청구항 14] 제13항에 있어서,노치는 채널영역 밑의 깊은 곳의 드리프트영역으로 하방으로 연장하고 제1 및 제2게이트전극수단과 차폐수단이 채널영역의 깊은 곳의 주위에 하방연장하는 것. [청구항 15] 제14항에 있어서,게이트전극수단 밑의 노치의 부분은 절연상태로 산화되고 전기분해된 단일결정질다공실리콘가지는 것. [청구항 16] 제10항에 있어서,전극은 교류부하회로에 접속될 수 있고, 제1 및 제2게이트전극수단이 게이트전위원천수단에 접속될 수 있고, 게1게이트전극수단이 교류회로의 제1반사이클 동안 주전극의 하나에 관하여 정이고, 제2게이트전극수단이 교류회로의 제2반사이클 동안 주전극의 다른 것에 관하여 정이고, 교류회로의 제1반사이클 동안 전류가 다른 주전극으로 부터 다른 소오스영역을 통하여, 다른 채널 영역을 통하여, 노치의 바닥주위의 기판의 드리프트영역을 통하여, 한 채널영역을 통하여, 한 소오스영역을 통하여, 하주전극에 흐르고, 교류회로의 제2반사이클 동안 전류가 한 주전극으로 부터 한 소오스영역을 통하여, 한채널영역을 통하여, 노치의 바닥주위의 기판의 드리프트영역을 통하여, 다른 채널을 통하여, 다른 소오스영역을 통하여 다른 주전극에 흐르는 것. [청구항 17] 제16항에 있어서,게이트전위의 결여에서 오프상태를 가지고, 기판의 드리프트영역과 한 채널영역을 가지고, 한 주전극쪽으로 흐르는 전류를 저지하고, 기판의 드리프트영역과 다른 채널영역을 가지고, 다른 주전극 쪽으로 흐르는 전류저지하는 것. [청구항 18] 제17항에 있어서,제1게이트전극수단이 오프상태에서 한 주전극에 관계되고, 제2게이트전극수단이 오프상태에서 다른 주전극에 관계되고, 차폐수단이 주전극의 각각에 관계되고, 노치가 기판의 드리프트영역의 전류통로의 길이를 증대하여, 따라서 정부주면에 따른 가로의 길이를 증대함이 없이 오프상태에서 높은 전압저지능역을 제공하고, 오프상태에서 제1의 반사이클 동안 다른 채널영역과 기판의 드리프트영역간의 접합이 순방향으로 바이어스되어, 드리프트영역의 전위는 실질적으로 다른 주전극의 전위와 동일하고, 제1게이트전극수단은 한 주전극의 전위로 되고, 차폐수단은 다른 주전극의 전위로 되고, 차페수단은 다른 채널영역 밑의 노치의 모서리에 따른 드리프트영역의 부분과 제1게이트전극수단 간에 있어서 그것에 의하여 만약 그렇지 않다면 전도체널의 듀도와 바라지 않은 공핍을 일으키는 원인이 되는 다른 채널영역 밑의 노치의 모서리에 드리프트영역부분의 주어진 극성의캐리어의 흡인을 일으키는 제1게이트전극수단으로 부터의 전계경도로 부터 드리프트영역부분을 차페하고, 오프상태에서 제2의 반사이클 동안 한 채널영역과 기판의 드리프트영역 간의 접합은 순방향으로 바이어스되고, 차페수단은 한 주전극의 전위로 되고, 차폐수단은 한 채널영역 밑의 노치의 모서리에 따른 드리프트영역의 부분과 제2게이트전극 간에 있어, 그것에 의하여 만약 그렇지 않으면 전도채널의 유도와 바라지 않은 공핍을 일으키는 원인이 되는 한 채널영역 밑의 노치의 모서리에 드리프트영역의 주어진 극성의 캐리어의 흡인키는제2게이트전극수단으로 부터의 전계경도로 부터 드리프트영역을 차페하는 것. [청구항 19] 제18항에 있어서,교류회로의 제1반사이클 동안, fet의 온상태에서, 전류는 다른 주전극으로부터 제1정부층과 기판의 드리프트영역 간의 순방향으로 바이어스된 접합을 건너 순간적으로 그들 밑에 흐르고, 그때 한 채널영역을 통하여 한 송스영역과 한 주전극에 흐르고, 다른 게이트전극수단에 관하여 순방향으로 바이어스된 접합을 건너 기판에 덜어지는 전위는 다른 게이트전극수단이 다른 채널영역으로 주어진 극성의 캐리어를 흡인하게 하여다른 책널영역을 한 전도성의 형으로 역전하여 제1반사이클 동안 주전류통로는 다른 주전극으로 부터 다른 소오스영역을 통하여, 다른 채널영역을 통하여, 노치의 바닥주위의 기판의 드리프트영역을 통하여, 한 책널영역을 통하여, 한 소오스영역을 통하여, 한 주전극으로 되고 교류회로의 제2반사이클 동안 fet의 온상태에서 전류는 한 주전극으로 부터 순간적으로 그 밑의 제1정부층과 기판의 드리프트영역간의 순방향으로 바이어스된 접합을 건너 흐르고 그때 다른 책널영역을 통하여 다른 소오스영역과 다른 주전극으로 흐르고, 한 게이트전극수단에 관하여 순방향으로 바이어스된 접합을 건너 기판에 떨어지는 전위는 게이트 전극수단이 한 채널영역으로 주어진 극성의 캐리어를 흡인하여 한 전도성의 형으로 채널영역을 역전하여, 제2반사이클 동안 전류통로는 한 주전극으로 부터 한 소오스영역을 통하여, 한 채널영역을 통하여 노치의 바닥주위으 기판의 드리프트영역을 통하여, 다른 채널영역을 통하여, 다른 소오스영역을 통하여, 다른 소오스영역을 통하여 다른 주전극으로 되는 것. [청구항 21] 제20항에 있어서,기판을 통하느 전류통로는 노치의 대향하는 측에 따라 일반으로 수직으로 또한 그것의 바닥 주위에 연장하여, 가로의 크기를 증대함이 없이 fet의 n층을 통하여 디리크프영역의 통로길이를 증대하고, 그것에 의하여 작은 가로의 부위에서 높은 전압저지능력제공하는 것. [청구항 22] 제21항에 있어서,차폐수단은 주전극과 동일한 전위레벨에 관계될 수 있는 차페전극수단을 가지고, 제1 및 제2게이트수단의 각각은 오프상태에서 주전극의 각각의 하나와 동일한 전위레벨에 관계될 수 있고, 오프상태에서 차폐전극수단은 제1게이트수단으로 부터 노치의 제2측에 따른 n층의 부분을 차페하고, 제2게이트수단으로 부터 노치의 제1측에 따른 n층의 부분을 차폐하고, p층 밑의 노치의 모서리에 따라 n층의 공핍이 유도되는 전계경도방지하는 것. [청구항 23] 제22항에 있어서,노치가 제1 및 제2게이트수단 밑의 실질적인 거리의 n층으로 하방으로 연장하여, n층으로 부터 노치의 모서리쪽으로 게이트수단에 의한 정공의 흡인을 실질적으로 감소하고, fet의 오프상태에서 노치의 대향측의 p층 간의 전도성 p채널의 바라지 않은 유도를 더욱 방지하고, 증대된 오프상태의 전압저지능력제공하는 것. [청구항 24] 제23항에 있어서,노치는 노치의 대향측의 p층 밑의 n층으로 실질적인 깊이로 하방으로 연장하고, 제1 및 제2게이트수단과 차폐전극수단은 p층과 n층 간의 접합의 깊은 곳 근처까지 노치속에서 하방연장하는 것. [청구항 25] 제24항에 있어서,차폐전극수단과 제1 및 제2게이트수단 밑의 노치의 부분은 실질적으로 절연상태로 전기분해된 단일결정의 다공산화실리콘가지는 것. [청구항 26] 제24항에 있어서,차폐전극수단은 티타눔 디실리사이드가지는 것. [청구항 28] 제27항에 있어서,방향의 전류통로는 제1소오스영역으로 부터 하방으로 노치의 한측에 따라 제1채널영역을 통하여, 그때 하방으로 노치의 한측에 따라 드리프트영역으로, 그때 노치의 바닥 주위에, 그때 노치의 다른 측에 따라 드리프트영역을 통하여 상방으로, 그때 노치의 다른 측에 따라 제2채널영역을 통하여 상방으로 제2소오스영역으로 되고, 반대방향의 전류도 동일한 통로흐르는 것. [청구항 29] 제28항에 있어서,및 제2소오스영역은 그들 사이의 노치에 의하여 반도체 몸체의 정부 주면에 따라 옆으로 간격을 떼고, 제1 및 제2채널영역은 그들 사이의 노치에 의하여 옆으로 간격때는 것. [청구항 30] 제29항에 있어서,노치는 드리프트영역으로 부터 노치의 모서리 쪽으로 게이트전극수단에 의해 캐리어의 흡인을 실질적으로 감소하게 제1 및 제2게이트전극수단 밑의 실질적인 거리의 공통의 유출영역의 드리프트영역으로 하방으로 연장하고, 오프상태에서 전도채널의 바라지 않은 유도를 방지하고, fet의 증대된 오프상태의 전압저지능력을 제공하고, 차폐전극수단은 제1게이트전극수단과 제2채널영역 밑의 노치의 모서리에 따른 드리프트영역의 부분과의 사이에 있고, 드리프트영역부분과 실질적으로 동일한 전위레벤에 관계될 수 있어, 제1게이트전극수단으로 부터의 전계경도로 부터 드리프트영역을 차폐하고, 오프상태에서 제1소오스영역과 동일한 전위레벤의 제 1게이트전극수단이관계되는 것을 가능하게 하고, 차폐전극수단은 제2게이트전극수단과 제1채널영역 밑의 노치의 모서리에 따른 드리프트영역의 부분과의 사이에 있어, 제2게이트전극수단으로 부터의 전계경도로 부터 드리프트영역을 차폐하고, 오프상폐에서 제2소오스영역과 동일한 전위레벨에제2게이트 전극수단관계되는것을가능하게 하는 것. [청구항 31] 제30항에 있어서,노치는 채널영역 밑의 실질적으로 끼은 곳까지 드리프트영역으로 하방으로 연장하고, 제1 및 제2게이트전극수단과 차폐전극수단은 채널영역과 드리프트영역 간의 접합의 깊은 곳의 근처까지 하방연장하는 것. [청구항 32] 제31항에 있어서,및 제2게이트전극수단과 차폐전극수단 밑의 노치의 부분은 실질적으로 절연상폐까지 산화되는 전기분해된 단일결정 다고 실리콘가지는 것. [청구항 33] 제32항에 있어서,차폐전극수단은 티타늄 디실리사이드가지는 것. [청구항 34] 양방향의 가로로 일체로 된 전력스위칭 다수의 fet구조가, 정부주면 밑의 소정의 깊이의 한 전도성형의 가로기판층을 포함하고, 정부주면을 가진 반도체 몸체와 기판층에 반대 전도성형의 정부층과 정부주면에 따라 옆으로 간격을 떼고 정부층에 형성되는 한 전도성의 형의 다수의 정부영역과를 가지고, 다수의 노치의 각각이 정부주면으로 부터 정부영역의 각각의 하나를 통하여 정부층을 통하여 기판층으로 연장하고 각각의 노치가 그의 각기 정부영역을 그들간의 노치에 의하여 정부주면에 따라 옆으로 간격을 뗀 좌 및 우 채널영역으로 그의 각기 정부영역 밑의 정부층의 부분을 분할하고, 동시에 그들간에 연장하는 각각의 노치에 의하여 옆으로 간격을 떼고 각각의 노치는 더욱 기판층을 통하여 드리프트영역의 통로를 제공하고, 그 통로는 노치의 바닥주위와 노치의 측을 따라 일반적으로 수직으로 연장하여 증가되는 가로의 크기없이 실질적으로 증가된 드리프트영역 통로길이를 제공하고, 다수의 제1주전극의 각기 좌측 소오스영역에 접속되고, 다수의 제2주전극이 각기 우측 소오스영역에 접속되고, 주어진 극성의 캐리어를 흡인하기 위하여 좌측 채널영역의 바로 앞의 노치속에 있는 제1의 절연된 게이트전극수단이, 주어진 게이트전위에 응하여 한 전도성의 형으로 좌측 채널영역을 역전하고, 주어진 극성의 캐리어를 흡인하기 위하여 우측 채널영역 바로 앞의 노치속에 있는 제2의 절연된 게이트전극수단이 주어진 게이트전위에 응하여 한 전도성의 형으로 우측 채널영역을 역전하고 노치에 있는 차폐수단이 채널영역 밑의 노치의 모서리에 따른 공핍에 유도되는 전계경도를 방지하기 위하여 제1 및 제2게이트 전극수단 간에 절연되어 전류가 어느 방향에서 주어진 게이트 전위에 응하여 제1주전극과 제2주전극 간에 흐르고, 각 fet에 대한 전도성 전류의 통로는 좌측 소오스영역으로 부터 하방으로 노치의 좌측에 따라 일반으로 수직으로 좌측 채널영역을 통하여 그때 더욱 하방으로 노치의 좌측에 따라 드리프트영역으로, 그 때 상방으로 일반으로 수직의 우측 채널영역을 따라 우측 소오스영역으로 되고, 동일한 통로를 가지고 각각의 fet에 대하여 우측 소오스영역으로 부터 좌측 소오스영역으로 반대방향에서 전류를 전도하고, 상기 fet는 한 방향에서 흐르는 전류를 저지하는 우측 채널영역과 드리프트영역 간의 접합으로 오프상태를 가지고, 반대방향에서 흐르는 저지하는 좌측 채널영역과 드리프트영역간의 접합으로 오프상태를 가지고 차페수단은 드리프트영역과 동일한 전위레벨에 실질적으로 관계될 수 있고, 그것에 의하여 좌측의 제1게이트전극수단으로 부터의 전계경도로 부터 노치의 우측에 따른 드리프트영역의 부분을 차폐하고, 우측의제2게이트전극수단으로 부터의 전계경도로 부터 노치의 좌측에 따른 드리프트영역의 부분을 차폐하는 것을 특징으로 하는 가로의 차폐된 노치의 양방향 전계효과 트랜지스터