가공데이터 · 특허 지식베이스

평면의 전개 형성 양방향 전력 전계 효과 트랜지스터 document_id 1019850004940

출원번호
1019850004940
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제1항에 있어서,제1소오스영역은 한전도성의 형의 반도체물질이고, 제1채널함유영역은 반대전도성의 형의 반도체물질이고, 제1소오스영역과 접합을 형성하고, 드리프트영역은 한전도성의 형의 반도물질이고, 제1채널함유영역과 다른 접합을 형성하고, 제2채널 함유영역은 반대전도성의 형의 반도체물질이고, 드리프트영역과 접합을 형성하고, 제2소오스영역은 한 전도성의 형의 반도체물질이고, 제2채널함유영역과 접합을 형성하고, 전계형성영역은 반대전도성의 형의 반도체물질이고, 제1채널 바로앞에 배치된 제1부분과 제2채널 바로앞에 배치된 제2부분을 포함하는 게이트전극 수단을 가지고, 제1 및 제2채널의 전도성의 형을 역전하게 충분한 세기의 전계를 산출하기 위하여 전위의 적용에 적응하고, 그것에 의하여 제1 및 제2소오스영역에 어느 구성의 전압의 적용시에 전류가 게이트전극수단의 전위의 제어하에 그들간의 각기 대응하는방향에흐를수있는것. [청구항 3] 제2항에 있어서,게이트전극수단은 제1채널의 바로앞에 배치된 제1게이트전극과 제2채널 바로앞에 배치된 제2게이트전극을 가진 분할된 게이트전극수단가지는 것. [청구항 4] 제2항에 있어서,각기 소오스영역과 채널함유영역과에 접속된 제1 및 제2주전극을 가지고, 게이트전위의 결여에서 오프상태를 가진 상기 fet의 제2주전극부터 제1주전극쪽으로 흐르는 전류를 저지하는 제1채널함유영역과 드리프트영역간의 접합과, 제2주전극부터 제2주전극쪽으로 흐르는 전류를 저지하는 제2채널함유영역과 드리프트영역간의 접합가지는 것. [청구항 5] 제4항에 있어서,전계형성영역의 전위를 제어하기 위한 수단이 주전극과 동일한 전위에 관계하는 전계형성영역을 위한 수단가지는 것. [청구항 6] 제5항에 있어서,마지막에 언급한 수단을 한 주전극과 전게형성영역간에 접속된 제1다이오수단과 다른 주전극과 전계형성영역간에 접속된 제2다이오우드 수단과를 가진 조종 다이오우드수단을 가지고, 조종 다이오우드수단은 그들간에 직렬로 전계형성영역을 가지고, 주전극간에 직렬로 대향접속되는 것. [청구항 7] 제6항에 있어서,다이오우드는 fet의 정부주면부터 드리프트영역을 통하여 전게형성영역으로 아래로 연장하는 각기 고립홈에 의하여 소오스영역, 채널함유영역 및 드리프트영역에 고립된 한 전도성의 형의 제1 및 제2고입영역과 전게형성영역간에 일체로 된 제1 및 제2장벽접합을 가지고, 주전극의 각기 하나에 각각의 고립영역을 접속하는 소단가지는 것. [청구항 8] 제7항에 있어서,고립홈은 반대전도성의 형의 반도체물질로 채워지는 것. [청구항 9] 제7항에 있어서,채널함유영역의 fet의 정부주면으로 채널함유영역간에 상방으로 연장하는 드리프트영역에 의하여 옆으로 간격을 떼고, 게이트전극수단은 절연층에 의하여 절연층에 따라 옆으로 연장하고, 그들위에 간격을 떼고, 제1 및 제2부분이 각기 제1 및 제2채널을 가로 질러 연장하고, 전계형성 영역이 드리프트영역밑에 옆연장하는 것. [청구항 10] 제9항에 있어서,소오스영역은 정부주면에 따라 옆으로 간격을 떼고, 채널 및 트리프트영역은 소오스영역간배치되는 것. [청구항 11] 제6항에 있어서,전극은 교류부하회로에 접속될 수 있고, 게이트수단은 게이트전위 소오스 수단에 접속될 수 있고, 게이트수단은 교류회로의 제1반 사이클동안 주전극의 하나에 관하여 정이고, 교류회로의 제2반사이클동안 주전극의 다른것에 관하여 정이고, 교류회로의 제1반 사이클동안, 전류는 다른 주전극부터 제2소오스영역을 통하여 제2채널을 통하여 드르프트영역을 통하여 제1채널을 통하여, 제1소오스영역을 통하여 한 주전극에 흐르고, 교류회로의 제2반사이클동아 전류는 한 주전극부터 제1소오스영역을 통하여 제1채널을 통하여, 리드프트영역을 통하여 제2채널을 통하여, 제2소오스영역을 통하여 다른 주전극에 흐르는 것. [청구항 12] 제11항에 있어서,게이트수단은 제1채널 바로앞의 제1게이트전극과 제2채널 바로 앞의 제2게이트 전극을 가진 분할 게이트전극수단을 가지고, 제1 및 제2게이트전극을 게이트 전위 소오스수단에 접속될 수 있고, 제1게이트전극은 교류회로의 제1반 사이클동안 하나의 주전극에 관하여 정이고, 제2게이트전극은 교류회로의 제2반사이클동안 다른 주전극정인것. [청구항 13] 제12항에 있어서,채널은 각기 소오스영역과 드리프트영역간에 정부주면에 다라 수평으로 연장하고, 제1 및 제2게이트전극이 각기 채널위의 정부주면에 다라 수평으로 연장하고, 전계 형성영역이 드리프트영역밑에 수평연장하는 것. [청구항 14] 제13항에 있어서,조종다이오우드수단이 주전극의 최상의 부에서 전게형성영역관계되는 것. [청구항 16] 제15항에 있어서,채널함유영역은 정부주면으로 채널 함유영역간에 상방으로 연장하는 적층성장의 층의 드리프트영역에 의하여 간격지는 것. [청구항 17] 제16항에 있어서,소오스영역은 그들간의 적층성장의 드리프트영역과 채널을 가진 정부주면에 따라 옆으로 간격지는 것. [청구항 18] 제15항에 있어서,주전극은 소오스영역과 채널 함유영역에 각기 접속되고, 가장 큰 주어진 극성의 주전극에 전계형성영역이 관계하에 각각의 주전극에 전계형성영역을 접속하는 조종 다이오우드수단가지는 것. [청구항 19] 제18항에 있어서,조종 다이오우드수단은 정부주면부터 전계형성영역으로 하방으로 연장하는 고립홈에 의하여 소오스영역과 채널함유영역과 드리프트영역부터 고립된 적층성장의 층의 부분을 가진 한 전도성의 형의 각기 제1 및 제2고입영역과 전계형성영역간에 일체로된 장벽접합을 가진 제1 및 제2다이오우드가지는 것. [청구항 20] 제19항에 있어서,주전극은 한 전도성의 형의 제1고립영역에 접촉하고, 채널함유영역과 소오스영역에 각기 오음적으로 접촉하는 금속화를 가지며 제1고립영역은 그것을 가지고, 제1조종다이오우드 접합을 형성하게 정부주면부터 전계형성영역으로 하방으로 수직으로 연장하고, 다른 주전극이 한 전도성의 형의 제2고립영역에 접촉하고, 채널 함유영역과 소오스영역에 각기 오음적으로 접촉하는 금속화를 가지고, 제2고립영역은 그것을 가지고 제2조종 다이오드접합을 형성하게 정부주면부터 전계형성영역으로 수직연장하는 것.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
교류 회로의 제1 반 사이클 동안 전류가 흐르는 경로를 주전극, 소오스 영역, 채널, 드리프트 영역의 순서에 따라 기술하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    교류 회로의 제1 반 사이클 동안 전류가 흐르는 경로를 주전극, 소오스 영역, 채널, 드리프트 영역의 순서에 맞춰 추출해야 한다.

  2. 2정보 추출information_extraction

    청구항 11에서 교류 회로의 제1 반 사이클 동안의 전류 흐름 경로에 대한 기술을 확인한다.

    • 교류회로의 제1반 사이클동안, 전류는 다른 주전극부터 제2소오스영역을 통하여 제2채널을 통하여 드르프트영역을 통하여 제1채널을 통하여, 제1소오스영역을 통하여 한 주전극에 흐르고
  3. 3근거 선택evidence_selection

    질문에서 요구한 구성 요소(주전극, 소오스 영역, 채널, 드리프트 영역)가 포함된 구절을 선택한다.

    • 다른 주전극부터 제2소오스영역을 통하여 제2채널을 통하여 드르프트영역을 통하여 제1채널을 통하여, 제1소오스영역을 통하여 한 주전극에 흐르고
  4. 4논리 통합logical_integration

    추출된 경로를 질문의 순서(주전극 -> 소오스 영역 -> 채널 -> 드리프트 영역)에 따라 재구성한다. 경로 순서는 '다른 주전극 -> 제2소오스영역 -> 제2채널 -> 드리프트영역 -> 제1채널 -> 제1소오스영역 -> 한 주전극'이다.

    • 다른 주전극부터 제2소오스영역을 통하여 제2채널을 통하여 드르프트영역을 통하여 제1채널을 통하여, 제1소오스영역을 통하여 한 주전극에 흐르고
  5. 5결론 도출conclusion_formulation

    질문에서 요구한 순서에 따라 경로를 정리하면 '다른 주전극, 제2소오스영역, 제2채널, 드리프트영역' 순으로 이어짐을 도출한다.

    • 다른 주전극부터 제2소오스영역을 통하여 제2채널을 통하여 드르프트영역을 통하여
  6. 6답변 생성answer_generation

    문맥에 근거하여 최종 답변을 작성한다.

    • 다른 주전극부터 제2소오스영역을 통하여 제2채널을 통하여 드르프트영역을 통하여
최종 답변 (final_answer)
다른 주전극, 제2소오스영역, 제2채널, 드리프트영역
핵심 해석 (core_interpretation)
본 발명은 교류 회로의 각 반 사이클에 따라 전류가 소오스 영역, 채널, 드리프트 영역을 거쳐 반대 방향의 주전극으로 흐를 수 있도록 설계된 양방향 전력 전계 효과 트랜지스터(FET)의 동작 특성을 나타낸다.