기판 기준의 차폐를 갖는 양방향 전력 전계 효과 트랜지스터 document_id 1019850004943

[청구항 2] 제1항에 있어서,채널영역이 노치에 의해 수평 공간간격을 두고 배열되며, 또 이 노치가 상부주표면으로부터 하방향으로 전개되고, 채널영역이 일반적으로 이들 노치의 각개 측면을 따라 수직으로 전개되며, 유동영역이 이 채널영역 밑쪽위치하는양방향 전계효과 트랜지스터. [청구항 3] 제2항에 있어서,소오스영역들이 이들 사이의 노치에 의해 상부주표면을 따라 수평공간 간격을 두고 배열되며, 소오스영역들이 각개 채널영역 상부위치하는양방향 전계효과 트랜지스터. [청구항 4] 제3항에 있어서,각개 소오스영역에 각각 연결된 1쌍의 주전극을 추가 포함하고, 제1 절연게이트 수단이 제1 채널영역을 따라 노치 내면상에 제1 절연층수단을 포함하고 또 이 노치내의 제1 게이트 전극수단이 이 제1 절연층수단을 따라 전개됨으로서 제1 게이트 전극수단이 제1 수직채널영역과는 절연되고 또 근접된 위치에서 이 채널 영역을 따라 전개되고, 또 제2 절연게이트수단이 제2 채널영역을 따라 노치내면상에 제2 절연층수단을 포함하고 또 이 노치내에 제2 게이트 수단이 제2 절영층수단을 따라 전개됨으로서 제2 게이트 전극수단이 제2 수직채널영역과는 절연되고 또 근접된 위치에서 이채널영역따라전개되는양방향 전계효과 트랜지스터. [청구항 5] 제4항에 있어서,폐쇄상태기간 동안 유동영역과 1개 채널영역 사이의 접합면이 1개 주전극을 행해 흐르는 전류를 차단하고, 또 유동영역과 다른 1개 채널영역 사이의 접합면이 다른 1개 주전극을 향해 흐르는 전류차단하는양방향 전계효과 트랜지스터. [청구항 6] 제5항에 있어서,및 제2 게이트 전극수단의 각각은 fet 폐쇄상태에서 각각 1개 주전극과 함께 공통 전위에 기준 연결되며, 차폐수단을 유동영역에 기준 연결시켜서 폐쇄상태에서 차폐수단의 전위가 주전극 전위의 접합면 지하범위내 전위와 완전 동일하고, 이 차폐수단의 전위가 각개 채널영역 하부의 노치 모서리를 따라 전개되는 유동영역내 전위와 완전 동일하게 됨으로서 이 차폐수단이 반대측 노치 모서리를 따라 게이트전극에 의한 전게경도로 부터 앞에서 언급한 노치 모서리 유동영역부분을 차폐시키게 되고 따라서 유동영역 내에서 주어진 극성 캐리어가 이 노치 모서리를 향해 이끌리게 됨을 방지함으로서 폐쇄상태기간중에 이 유동영역 내에서 바람직하지 않은전도채널유도되는것을방지하는양방향 전계효과 트랜지스터. [청구항 7] 제1항에 있어서,제1 채널영역이 반대전도형태 반도체 물질로 된 제1영역의 일부이고 또 제2 채널영역이 반대전도형태 반도체물질로 된 제2 영역의 일부이며, 또 제1 소오스영역을 관통해서 적어도 이 반대전도형태의 제1영역 일부까지 전개된 제1 주전극수단과 제2 소오스영역을 관통해서 적어도 반대전도형태의 제2영역 일부까지 전개된 제2 주전극수단포함하는양방향 전계효과 트랜지스터. [청구항 8] 제7항에 있어서,제1주전극수단이 반대전도형태의 제1 영역을 관통해서 유동영역내로 전개되며 또 추가로 제1 소오스영역과 접합면을 형성하고 또 유동영역과 접합면을 형성하면서 이 제1주전극수단을 따라서 연속상으로 전개되는 반대전도형태 반도체물질로 된 층을 포함하고, 또 제2 주전극수단이 반대전도형태의 제2영역을 관통해서 유동영역 내로 전개되며, 또 추가로 제2 소오스영역과 접합면을 형성하고 또 유동영역과 접합면을 형하면서 제2 주전극수단을 따라 연속상으로 전개되는 반도전도형태 반도체물질로 된 층포함하는양방향 전계효과 트랜지스터. [청구항 9] 제7항에 있어서,채널영역이 노치에 의해 수평공간간격을 두고 배열되며, 또 노치가 상부주표면으로부터 하방향으로 전개되며, 유동영역이 이들 채널영역 하부와 노치바닥주변존재하는양방향 전계효과 트랜지스터. [청구항 10] 제9항에 있어서,소오스 영역들이 상부주표면을 따라 이들 영역 사이의 노치에 의해 수평공간간격을 두고 배열되며, 주전극수단이 각개 소오스영역을 통해 하방향전개되는양방향 전계효과 트랜지스터. [청구항 11] 제10항에 있어서,채널영역이 일반적으로 노치의 말단 측면을 따라 수직방향으로 전개되며, 소오스영역이 각개 채널영역 상부위치하는양방향 전계효과 트랜지스터. [청구항 12] 제1항에 있어서,채널영역이 일반적으로 각개 소오스영역과 유동영역 사이의 상부주표면을 따라서 수평방향으로 전개되며, 게이트수단이 각개 채널영역 위쪽의 상부주표면을 따라 수평전개되는부분을 양방향 전계효과 트랜지스터. [청구항 13] 제12항에 있어서,채널영역이 이노치에 의해 수평공간 간격을 두고 배열되며 도 노치가 상부주표면으로 부터 하방향전개되는양방향 전계효과 트랜지스터. [청구항 14] 제13항에 있어서,소오스영역이 그 사이의 노치에 의해 상부주표면을 따라 수평공간간격배열된양방향 전계효과 트랜지스터. [청구항 16] 제15항에 있어서,전극을 교류부하전선에 연결시킬 수 있으며, 제1 및 제2 전극수단 각각을 게이트전위 소오스수단에 연결시킬 수 있음으로서, 교류전선의 제1반쪽사이클기간 중에 제1 게이트수단이 1개 주전극에 대해 정의 전압을 갖고 또 교류전선의 제2반쪽사이클 기간 중에 제2 게이트 전극수단이 다른 주전극에 대해 정의 전압을 갖게 되고, 교류전선의 제1반쪽사이클기간 동안 전류는 다른 주전극으로 부터 다른 소오스영역, 다른 채널영역, 노치바닥 주변의 기판유동영역, 1개 채널영역, 1개 소오스영역을 통해 제1 주전극으로 흐르며, 또 교류전선의 제2반쪽사이클기간 동안 전류는 제1 주전극으로 부터 제1 소오스영역, 제1 채널영역, 조치바닥 주변의 기판유동영역, 다른 채널영역, 다른 소오스영역을 통해 다른 주전극으로 흐르는양방향 수평전력 전개효과 트랜지스터. [청구항 17] 제16항에 있어서,게이트전위 부재시에는 기판 유동영역과 1개 채널영역 사이의 접합면이 1개 주전극으로 향하는 전류흐름을 차단하고 또 기판유동영역과 다른 채널영역상의 접합면이 다른 주전극으로 향하는 전류흐름을 차단함으로서 eft가 폐쇄상태되는양방향 수평전력 전계효과 트랜지스터. [청구항 18] 제17항에 있어서,제1 게이트 전극수단이 폐쇄상태에서 1개 주전극에 접지되고, 제2 게이트전극수단이 폐쇄상태에서 다른 주전극에 접지되며, 또 차페수단이이들 주전극의 1개 접합면 저하 전위범위 내에 위치하고, 이 폐쇄상태에서 제 1반쪽사이클기간 동안, 다른 채널영역과 기판유동영역 사이의 접합면이 전방 바이어스 됨으로서 유동영역 내의 전위가 다른 주전극에서의 전위와 거의 동일하게 되고, 제1게이트 전극수단은 1개 주전극 전위로 되며, 차폐수단은 유동영역전위 또 다른 주전극의 1개 접합면 저하전위로 되고, 이 차폐수단은 다른 채널영역 하부 노치 모서리를 따라 존재하는 유동영역부분과 제1 게이트 전극수단 사이에 위치함으로서 전기 유동 영역부분을 제1 게이트 전극수단에 의한 전계경도로 부터 차페시키으로서 전술한 유동영역부분에서의 주어진 극성 캐리어들이 다른 채널영역 하부의 노치 모서리로 끌리는 현상을 방지하고 또 바람직하지 않은 공핍현상과 전도채널 유도현상을 방지하며, 이 폐쇄상태에서 제2 반쪽사이클기간 동안, 1개 채널영역과 기판유동영역 사이의 접합면이 전방 바이어스 됨으로서 유동영역 내의 전위가 1개 주전극에서의 전위와 거의 동일하게 되고, 제2 게이트전극 수단은 다른 주전극 전위로 되며, 차폐수단은 유동영역 전위 또 1개 주전극의 1개 접합면 저하전위로 되고, 이 차페수단은 1개 채널영역 하부 노치 모서리를 따라 존재하는 유동영역부분과 제2 게이트 전극수단 사이에 위치함으로서, 전기 유동영역부분을 제2 게이트 전극수단에 의한 전계경도로 부터 차폐시킴으로서 전술한 유동영역부분에서의 주어진 극성 캐리어들이 1개 채널영역 하부의 노치 모서리로 끌리는 현상을 방지하고 또 바람직하지 않은 공핍현상과 전도채널 유도현상방지하는양방향 수평전력 전계효과 트랜지스터. [청구항 19] 제18항에 있어서,교류전선의 제1 반쪽사이클기간 동안fet개방상태에서 전류는 다른 주전극으로 부터 순간적으로 이 주전극 밑쪽에 존재하는 다른 채널영역과 기판 유동영역 사이의 전방 바이어스 접합면을 가로질러 흐르며, 또 이어 1개 채널영역을 통해 1개 소오스영역과 1개 주전극을 향해 흐르고, 다른 게이트 전극수단에 대한 이 전방 바이어스 접합면을 가로지른 기판에서의 전위강하는 이 다른 게이트전극수단이 주어진 극성 캐리어들을 다른 채널영역으로 끌어당겨서 이 채널영역을 1개 전개 형태로 바꿔주게 됨으로서, 이 제1반쪽사이클기간 동안의 주전류통로가 다른 주전극으로 부터 다른 소오스영역, 다른 채널영역, 이 노치바닥주변의 기판유동영역, 1개 채널영역, 1개 소소스영역을 통해 제1 주전극으로 형성되고, 또 교류전선의 제2반쪽사이클기간 동안 fet 개방상태에서 전류는 1개 주전극으로 부터 순간적으로 이 주전극 밑쪽에 존재하는 1개 채널영역과 기판유동영역 사이의 적방 바이어스 접합면을 가로질러 흐르며, 또 이어 다른 채널영역을 통해 다른 소오스영역과 다른 주전극을 향해 흐르고, 1개 게이트 전극수단에 대한 이 전방 바이어스 접합면을 가로지른 기판에서의 전위강하는 이 1개 게이트 전극수단이 주어진 극성 캐리어들을 1개 채널영역으로 끌어당겨서 이 채널영역을 1개 전도형태로 바꿔주게 됨으로서 이 제2 반쪽사이클기간 동안의 주전류통로가 1개 주전극으로 부터 1개 소오스영역, 이 노치바닥주변의 기판 유동영역, 다른 채널영역, 다른 소오스영역을 통해 다른 주전극형성되는양방향 수평전력 전게효과 트랜지스터. [청구항 21] 제 20항에 있어서,1개 방향 전류통로가 제1 소오스영역으로 부터 노치의 1개 측면 하방향을 따라 형성된 제1 채널영역, 노치의 1개 측면 하방향을 따라 형성된 드레인영역, 노치 바닥주변, 노치의 다른 측면 상방향을 따라 형성된 드레인영역, 노치의 다른 측면 상방향을 따라 형성된 제2 채널영역을 통해 제2 소오스영역을 향해 형성되고 또 역방향 전류 또한 동일한통로따라형성된반도체몸체 상의 양방향 수평 전계효과 트랜지스터. [청구항 22] 제21항에 있어서,및 제2 소오스영역이 이들 사이의 노치에 ??해 반도체몸체의 상부표면을 따라 수평 공간간격을 두고 배열되며 또 제1 및 제2 채널영역이 이들 사이의 노치에 의해 수평공간 간격배열된반도체몸체상의 양방향 수평전계효과 트랜지스터. [청구항 23] 제22항에 있어서,차폐전극수단이 제2 채널영역 아래쪽 노치 모서리를 따라 위치하는 드레인영역의 일부와 제1 게이트전극수단 사이에 위치하며 또 전술한 드레인 영역부분과 완전 동일한 전위수준을 유지함으로서 폐쇄상태에서 드레인영역부분을 제1 게이트 전극수단에 의한 전계경도로 부터 차단시키고 또 드레인영역부분을 제1 소오스영역과 동일한 전위수준에 접지시키며, 차페전극수단이 제1 채널영역 아래쪽 노치 모서리를 따라 위치하는 드레인영역의 일부와 제2 게이트 전극수단 사이에 위치해서 전술한 드레인 영역 부분을 페쇄상태에서 제2 게이트 전극수단에 의한 전계경도로 부터 차단시키며 또 이 드레인영역 부위를 제2 소오스영역과 동일한 전위수준접지시키는반도체몸체상의 양방향 수평 전계효과 트랜지스터.