쌍방향성 대칭인 게이트 어레이내의 프로그램가능한 워드 길이 및 자체 검사 메모리 document_id 1019850005065

[청구항 2] 제1항에 있어서,다수의 코어 셀들이 칩을 통하는 대칭면을 정하는 선정된 방향을 따라 칩내에 배치되고, 한 그룹이 대칭면의 한 측상에 배치되며 다른 그룹이 대칭면의 다른측 상에 배치되고, 대칭면의 각각의 측상의 코어셀들의 2개의 그룹이 코어 셀들의 내부 형태에 관련하여 서로에 대하여거울대칭성있는것을특징으로 하는cmos게이트 어레이 칩. [청구항 3] 제1항에 있어서,코어 셀들이 제1 및 제2방향으로 일정한 평면형 어레이로 칩내에 배치되고, 코어셀들의 2개의 그룹이 제1방향으로 서로에 관련하여 거울 대칭성을 갖고 선정된 거리만큼 거울 대칭면을 이동시킨 후에 제2방향을 따라 서로에 관련하여거울대칭성있는것을특징으로 하는cmos게이트 어레이 칩. [청구항 4] 제3항에 있어서,선정된 거리가 제2방향을 따라 대칭면을 이동시키는방향의1개의코어셀일부분인것을특징으로 하는cmos게이트 어레이 칩. [청구항 6] 제5항에 있어서,코어 셀들의 각각의 행내의 인접 코어셀들이 반도체 칩내에 배치된 각각의 코어 셀내의 제1 및 제2도체 장치들의 내부 형태에 관련하여 행내에 반복적으로 복제되고, 1개의 코어셀로 구성되는 제1 및 제2반도체 장치가 행내의 제2코어 셀로 구성되는 대응 제1 및 제2반도체 장치와 거울 대칭관계를 가지며, 거울대칭면이 제1 또는 제2 반도체 장치들중 한 반도체 장치와 등가인 거리만큼 행의 방향으로 이동된 후 거울 대칭성이 제1방향에 수직인 제2방향으로 면을 가로질러설정되는것을특징으로 하는게이트 어레이. [청구항 7] 제6항에 있어서,게이트 어레이가 cmos반도체 칩내에 제조되고, 제1 및 제2 반도체 장치들이 최소한 1개의 p-채널 및 1개의 n-채널 장치로 구성되며, 제1 거울 대칭면을 가로지르는 제1방향의 다음의 인접 반도체 장치가 정합도우핑 형태로 된 채널을 갖고 있고, 제2 대칭면이 제1 또는 제2반도체 장치들중의 한 반도체 장치의 폭만큼 행의 방향을 따라 이동된 후에 제2방향을 따르는 제2거울 대칭면에 인접한 제1반도체 장치도정합채널형태있는것을특징으로 하는게이트 어레이. [청구항 9] 제8항에 있어서,코어셀 쌍이매우인접있는것을특징으로 하는cmos게이트 어레이. [청구항 10] 제8항에 있어서,코어 셀 쌍이 선정된거리서로분리되어있는것을특징으로 하는cmos게이트 어레이. [청구항 11] 제10항에 있어서,코어셀 쌍 사이의 거리가 이들 사이에 배치된다수의반도체장치들포함하는것을특징으로 하는cmos게이트 어레이. [청구항 12] 제9항에 있어서,코어 셀 쌍이 이 코어 셀 내의 n-형 및 p-형 장치들에 관련하여 제2 코어셀쌍과 거울 대칭 관계를 갖고 있고, 제2 코어셀 쌍이 제1 코어 셀 쌍으로부터 선정된 거리에서게이트어레이내배치되는것을특징으로 하는cmos게이트 어레이. [청구항 13] 제12항에 있어서,제2 코어 셀 쌍이 서로 매우 인접해 있고, 코어셀 내에 포함된 n-형 및 p-형 장치들에 관련하여서로거울대칭관계인것을특징으로 하는cmos게이트 어레이. [청구항 15] 제14항에 있어서,다수의 구동기들과 데이타 버스의 다수의 데이타 버스 라인들 사이의 선정된 맵핑이 선택된 집적회로 금속 마스크의 사용에 의해 영향을 받는결합인것을특징으로 하는메모리. [청구항 16] 제14항에 있어서,드레스 가능한 메모리 어레이가 등속호출 메모리이고, 데이타 버스가 선정된 맵핑 기능에 따라 메모리 어레이와 통신하기 위해 다수의 구동기들에 결합되는 입력 데이타 버스와, 선정된 맵핑 기능에 따라 메모리 어레이와 통신하기 위해 다수의 구동기들에 결합되는출력데이타버스구성되는것을특징으로 하는메모리. [청구항 17] 제14항에 있어서,각각의 구동기가 3상태 회로를 통해 데이타 버스로부터메모리 어레이결합되는것을특징으로 하는메모리. [청구항 18] 제14항에 있어서,다수의 데이타 버스 라인들의 수가 약수 차에 대응하는 용장과 함께 다수의 데이타 버스 라인들에 결합되는다수의구동기들의수약수인것을특징으로 하는메모리. [청구항 20] 제19항에 있어서,제3장치가 선정된형태의집적 회로금속마스크인것을특징으로 하는메모리. [청구항 21] 제19항에 있어서,제2장치가 메모리 어레이의 각각의 열에 각각 결합된 다수의 구동기, 및 메모리 어레이와 데이타 버스 사이를 통신시키기 위해 다수의 구동기들 중의 선정된 구동기를 선택하여 엔에이블 시키기 위한제4장치구성되는것을특징으로 하는메모리. [청구항 22] 제21항에 있어서,다수의 구동기들이 데이타 버스와 결합하기 위한 다수의 대응 입력들과 데이타 버스와 결합하기 위한 다수의 대응 출력들을 갖고 있고, 제3장치가 다수의 입력들을 데이타 버스 상의 인입 데이타에 결합시키고 다수의 출력들을 다수의 구동기들을 통해 데이타 버스에 통신된 메모리 어레이로 부터 출력되는 데이타에 결합시키기 위해집적 회로금속마스크구성되는것을특징으로 하는메모리. [청구항 23] 제19항에 있어서,다수의 구동기들의 수가 제1크기의 2배와 동일하고, 데이타 버스가 제1크기 이하인 제2크기의 2개와 동일한 워드 길이를 갖고 있는 이진 워드를 이송시키도록 배열 및 형성되며, 제3장치가 제1과 제2 크기사이의 수적 차이와 동일한 제3 크기를 2배한 것과 동일하게 결합된 병렬 결합 구동기들의 수의 용장과 병렬로다수의구동기들결합시키는것을특징으로 하는메모리. [청구항 24] 제23항에 있어서,메모리 어레이가 다수의 대응 구동기들에 결합된 최소한 64개의 어드레스 가능한 열들로 구성되고, 데이타 버스가 64의 약수와 수적으로 동일한 다수의 데이타 라인들로 구성되며, 제3 장치가 데이타 버스의 워드 길이와 64사이의 이진 크기 차이와 동일한 용장과 병렬로 다수의 구동기들을 데이타라인들결합시키는것을특징으로 하는메모리. [청구항 26] 제25항에 있어서,제어 장치가, 메모리내에 기입된 데이타를 메모리로부터 해독된 데이타와 비교하기 위해 에러 검출장치에 결합되고 어드레스 및 데이타 계수기 장치와 병렬로 어드레스 및 데이타를 발생시키기 위한참조계수기장치포함하는것을특징으로 하는회로. [청구항 27] 제26항에 있어서,드레스 및 데이타 계수기 장치에 결합되고 제어 장치에 의해 선택적으로 제어되고 데이타 또는 반전된 데이타를 메모리 내에 기입하도록 제어 장치에 결합된 데이타인버터 장치포함하는것을특징으로 하는회로. [청구항 28] 제25항에 있어서,메모리내에 기입된 데이타가 각각의 메모리 위치내로의 어드레스의 선정된맵핑인것을특징으로 하는회로. [청구항 29] 제25항에 있어서,제어 장치가 다수의 워드 길이 모우드들중의 선택된 모우드로 형성될 수있는것을특징으로 하는회로. [청구항 30] 제25항에 있어서,드레스 및 데이타 장치에 결합된 입력 개시 핀과, 메모리의 동작가능성에 관련된 정보를 통신받기 위해 에러 검출 장치에 결합된출력실패핀포함하는것을특징으로 하는회로. [청구항 32] 제31항에 있어서,드레스 및 데이타 계수기와 데이타 멀티플랙서와 에러 검출 회로 사이에 결합되고 참조 및 제어계수기에 결합되어 어드레스 및 데이타 계수기에 의해 발생된 데이타를 선택적으로 반전시키도록 제어되는 데이타 인버터를 포함하여, 선정된 데이타가 메모리내에 기입되어 비교되며, 선정된 데이타의 논리적 반전이 메모리내에 기입되어 비교될 수있는것을특징으로 하는회로. [청구항 33] 제31항에 있어서,드레스 및 데이타 계수기와 차조 및 제어 게수기에 결합되고, 어드레스 및 데이타 계수기와 참조 및 제어 계수기에 의해 발생된 신호들을 비교하여 신호들이 상이할 때마다 실패 신호를 발생시키기 위한계수기에러검출기포함하는것을특징으로 하는회로. [청구항 34] 제31항에 있어서,참조 및 제어 계수기가 메모리내에 스토어된 워드 길이에 따라 제어신호들을 발생시키도록 선택적으로 형ㅅ어되고 메모리 제어 해독 기입 신호들을 발생시키기 위한 선택적으로 형성할 수 있는장치포함하는것을특징으로 하는회로. [청구항 35] 제31항에 있어서,발진기가 자유 가동 발진기이고, 어드레스 및 데이타 계수기와 참조 및 제어 계수기가 최소한 부분적으로 설계가 거의 동일한리플계수기인것을특징으로 하는회로. [청구항 47] 제46항에 있어서,데이타를 메모리의 각각의 위치에 기입하고, 메모리의 각각의 위치의 내용을 독출하여, 메모리의 각각의 위치의 내용을 메모리의 위치내에 기입되어 있어야 하는 데이타와 비교하고, 비교 결과를 나타내는 통과/실패 핀 상에 출력신호를 제공함으로써 메모리를 검사하기 위해 외부적으로 인가된 개시 신호에 의해 개시되는칩상의회로포함하는것을특징으로 하는cmos게이트 어레이칩.