가공데이터 · 특허 지식베이스

고전압 증폭기 출력단 및 이를 내장한 연산증폭기 document_id 1019860003623

출원번호
1019860003623
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제 1 항에 있어서,상기 출력단을 집적되고, 상기 다수의 저전압 증폭수단, 상기 저전압 트랜지스터, 상기 고전압 트랜지스터 및 상기 고전압 fet는 모두 저전압 공정에 의해제조되는것을특징으로 하는고전압 증폭기 출력단. [청구항 3] 제 1 항 또는 제 2 항에 있어서,상기 고전압fet는 jfet인것을특징으로 하는고전압 증폭기 출력단. [청구항 4] 제 1 항 또는 제 2 항에 있어서,상기 저전압 트랜지스터 및 상기fet는제1캐스케이드단형성하는것을특징으로 하는고전압 증폭기 출력단. [청구항 5] 제 1 항 또는 제 2 항에 있어서,상기 다수의 저전압 증폭수단은 연쇄적으로 연결이 되며, 상기 증폭수단의 각각에 저전압 입력을 제공하기 위한 상기 수단은 비교적 높은 전압 소스 및 상기 고전압 fet 사이에 연결되며 상기 증폭수단 각각에 입력을 제공하는 다수의 탭을 가진 전위 분할 회로를 구비하며, 다수의 증폭수단은 상기 증폭수단의 각 콜렉터-에미터 항복 전압이 과도하지 않는상태로되는것을특징으로 하는고전압 증폭기 출력단. [청구항 6] 제 1 항 또는 제 2 항에 있어서,상기 증폭수단은 반도체 증폭수단인것을특징으로 하는고전압 증폭기 출력단. [청구항 7] 제 5 항에 있어서,증폭수단nan은트랜지스터포함하는것을특징으로 하는고전압 증폭기 출력단. [청구항 8] 제 7 항에 있어서,증폭수단nan은달링턴트랜지스터쌍구비하는것을특징으로 하는고전압 증폭기 출력단. [청구항 9] 제 1 항 또는 제 2 항에 있어서,상기 전위 분할 회로는 직렬로 연결된 다수의 저항을 구비하며, 증폭수단에 입력을 제공하기 위해 저항 사이에서 탭이 나와있는것을특징으로 하는고전압 증폭기 출력단. [청구항 10] 제 8 항에 있어서,상기 달링턴 트랜지스터 쌍은 하나의 달링턴 쌍의 콜렉터가 다음 달링턴쌍의 각 에미터에 연결되는 형태로 연결이 되며, 제 1 달링턴 쌍의 콜렉터는 비교적 높은 전압 소스에 연결이 되며, 최종 달링턴 쌍의 에미터는출력연결되는것을특징으로 하는고전압 증폭기 출력단. [청구항 11] 제 10 항에 있어서,상기 출력단은 상기 최종 달링턴쌍의 에미터 중 어느 하나와 출력 사이에 연결된바이어스저항구비하는것을특징으로 하는고전압 증폭기 출력단. [청구항 12] 제 1 항 또는 제 2 항에 있어서,입력 신호를 상기 증폭수단에 공급하는 수단은 베이스가 신호 입력에 연결되며 콜렉터가 저전압 소스에 연결되고 에미터가 상기 저전압 트랜지스터의 베이스 입력을 제공하는제2트랜지스터구비하는것을특징으로 하는고전압 증폭기 출력단. [청구항 13] 제 1 항 또는 제 2 항에 있어서,상기 출력단은 상기 저전압 증폭수단의 연쇄 연결부와 전류 소스 사이에 연결된제2캐스케이드단구비하는것을특징으로 하는고전압 증폭기 출력단. [청구항 14] 제 13 항에 있어서,제 2 캐스케이드단은 또한 jfet와 바이폴라 트랜지스터를 구비하며, 상기 바이폴라 트랜지스터는 상기 전류 소스와 상기 jfet 사이에 제공된전류미러부분형성하는것을특징으로 하는고전압 증폭기 출력단. [청구항 15] 제 14 항에 있어서,상기 출력단은 fet와 상기 저전압 트랜지스터 사이의 제 1 캐스케이드단에서 트랜지스터를 구비하며, 상기 트랜지스터의 베이스는 저항에 통해저전압소스연결되는것을특징으로 하는고전압 증폭기 출력단. [청구항 16] 제 15 항에 있어서,상기 출력단은 jfet와 바이폴라 트랜지스터 사이의 제 2 캐스케이드단에서 제 2 트랜지스터를 구비하며, 상기 트랜지스터의 베이스는 저항을 통해저전압소스연결되는것을특징으로 하는고전압 증폭기 출력단. [청구항 17] 제 1 항 또는 제 2 항에 있어서,상기 전류 소스는 상기 고전압 소스에 한 단부가 연결된저항의연쇄연결구비하는것을특징으로 하는고전압 증폭기 출력단. [청구항 18] 제 1 항 또는 제 2 항에 있어서,상기 저전압 소스는 연쇄적으로 연결된 트랜지스터와 제너 다이오드를 구비하며, 연쇄적으로 연결된 트랜지스터는 입력을 트랜지스터에 제공하는 전위 분할 회로 역할을 하는 저항의 연쇄적 연결부로부터전원공급되는것을특징으로 하는고전압 증폭기 출력단. [청구항 19] 선행항 중 어느 한 항에 따른 고전압 증폭기 출력단과 차동 입력을 갖는 상호 콘닥턴스단과 고전압 증폭기 출력단에 입력을 제공하는 상호 콘닥턴스단의 출력을 포함하는 연산증폭기
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
고전압 증폭기 출력단에서 달링턴 트랜지스터 쌍을 사용하는 경우, 각 달링턴 쌍의 연결 방식과 최종 출력단은 어떻게 구성되는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    고전압 증폭기 출력단에서 달링턴 트랜지스터 쌍의 연결 방식과 최종 출력단의 구성에 대해 묻는 질문임을 파악함.

  2. 2정보 추출information_extraction

    청구항 8항, 10항, 11항에서 달링턴 트랜지스터 쌍의 연결 구조와 출력단 구성을 추출함.

    • 증폭수단nan은달링턴트랜지스터쌍구비하는것을특징으로 하는고전압 증폭기 출력단
    • 상기 달링턴 트랜지스터 쌍은 하나의 달링턴 쌍의 콜렉터가 다음 달링턴쌍의 각 에미터에 연결되는 형태로 연결이 되며
    • 제 1 달링턴 쌍의 콜렉터는 비교적 높은 전압 소스에 연결이 되며
    • 최종 달링턴 쌍의 에미터는출력연결되는것을특징으로 하는고전압 증폭기 출력단
    • 상기 출력단은 상기 최종 달링턴쌍의 에미터 중 어느 하나와 출력 사이에 연결된바이어스저항구비하는것을특징으로 하는고전압 증폭기 출력단
  3. 3근거 선택evidence_selection

    연결 방식(콜렉터-에미터 연결)과 최종 출력 구성(최종 쌍의 에미터 출력 및 바이어스 저항)에 관한 핵심 구절을 선택함.

    • 상기 달링턴 트랜지스터 쌍은 하나의 달링턴 쌍의 콜렉터가 다음 달링턴쌍의 각 에미터에 연결되는 형태로 연결이 되며
    • 최종 달링턴 쌍의 에미터는출력연결되는것을특징으로 하는고전압 증폭기 출력단
    • 상기 출력단은 상기 최종 달링턴쌍의 에미터 중 어느 하나와 출력 사이에 연결된바이어스저항구비하는것을특징으로 하는고전압 증폭기 출력단
  4. 4논리 통합logical_integration

    달링턴 쌍들이 직렬로 연결되는 구조(이전 쌍의 콜렉터가 다음 쌍의 에미터에 연결)와 첫 번째 쌍의 시작점, 그리고 마지막 쌍의 출력 및 바이어스 저항 구성을 논리적으로 결합함.

  5. 5결론 도출conclusion_formulation

    질문에 따라 달링턴 쌍의 연결 방식과 최종 출력단의 구성을 정리하여 답변을 도출함.

  6. 6답변 생성answer_generation

    추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성함.

최종 답변 (final_answer)
달링턴 트랜지스터 쌍은 하나의 달링턴 쌍의 콜렉터가 다음 달링턴 쌍의 각 에미터에 연결되는 형태로 연결되며, 제 1 달링턴 쌍의 콜렉터는 비교적 높은 전압 소스에 연결됩니다. 최종 출력단은 최종 달링턴 쌍의 에미터가 출력에 연결되며, 상기 최종 달링턴 쌍의 에미터 중 어느 하나와 출력 사이에 바이어스 저항이 구비된 형태로 구성됩니다.
핵심 해석 (core_interpretation)
고전압 증폭기 출력단에서 달링턴 트랜지스터 쌍을 직렬로 연쇄 연결하여 전압을 증폭하며, 최종 출력단에 바이어스 저항을 배치하여 회로를 구성하는 기술에 관한 것입니다.