동기분리회로및그방법 document_id 1019860007504

[청구항 2] 제1항에 있어서,상기 입력파형을 변환하는 상기 수단이, 상기 입력신호를 수신하는 입력단과 비종단 선로조건을 형성하여 상기 입력신호가 상기 입력으로 되돌아 가도록 반사를 일으키는 임피던스로 종단된 출력단을 가진 종단되지 않은 지연선으로서, 입력단과 출력단간의 선택된 신호전송지연을 제공하는 지연선,상기 지연선의 상기 입력단에 나타나는 신호들을 가산하는 수단, 및상기 가산수단에 의해 제공된 신호를 상기 지연선의 상기 출력단에 나타나는 신호로 부터 감산하는 수단구성된장치. [청구항 3] 제2항에 있어서,가산을 위한 상기 수단이 저항이고 감산을 위한 상기 수단이 차동증폭기인장치. [청구항 4] 제2항에 있어서,감산을 위한 상기 수단과 비교를 위한 상기 수단비교기인장치. [청구항 5] 제1항에 있어서,상기 입력파형의 신호중에 엣지가 선택된 진폭레벨을 통과할 때 하나의 논리상태로부터 다른 논리상태로의 전이를 발생시키는 신호분리기포함하는장치. [청구항 6] 제1항에 있어서,상기 신호분리기에 의해 발생된 전이로부터 소정시간 만큼 시간적으로 지연된, 하나의 논리레벨에서 다른 논리레벨로의 전이를 발생시키는 지연수단포함하는장치. [청구항 7] 제6항에 있어서,상기 신호분리기에 의해 발생되는 전이의 발생에 따라 시작하고 상기 지연수단에 의해 발생되는 전이의 발생에 따라 마감하는 펄스를 발생시키는 수단포함하는장치. [청구항 8] 제7항에 있어서,상기 출력신호와 상기 펄스를 수신하여 상기 펄스와 상기 전이들 사이의 시간동안 상기 출력신호를 출력으로 게이팅시키도록 결합된 게이팅수단포함하는장치. [청구항 9] 입력신호의 엣지가 소정 진폭을 통과한 때를 검출하는 장치로서, 입력과, 상기 입력과 중간절점 사이에 결합된 가산임피던스와, 상기 절점에 결합된 입력과 출력을 가진 지연선과, 상기 지연선 출력에 결합된 입력과 상기 절점에 결합된 다른 입력을 가지고 있어 상기 절점에 나타난 임의의 신호를 상기 지연선의 출력에 나타난 임의의 신호로 부터 감산하여 상기 입력신호의 상기 엣지가 상기 소정 진폭에 도달한 때를 나타내는 출력신호를 발생시키는 비교수단과로 구성된 장치 [청구항 10] 입력신호가 소정 진폭에 도달한 시간을 검출하는 장치로서, 상기 입력신호를 입력절점에서 기준절점으로의 진행중에 제1지연시간으로 지연시키는 제1지연수단, 상기 기준절덤에 도달한 상기 입력신호를 상기 기준절점에서 중간절점으로의 진행중에 상기 제1지연시간과 동일한 제2지연시간으로 지연시키는 제2지연수단, 상기 입력절점에 결합된 입력을 가지고 있으며 상기 입력절점에서의 신호의 대해 절반의 신호진폭을 가진 제1중간신호를 제공하는 출력이 있는 제1인수분해수단, 상기 중간절점에 결합된 입력을 가지고 있으며 상기 입력절점에서의 신호에 대해 절반의 신호진폭을 가진 제2중간신호를 제공하는 출력이 있는 제2인수분해수단, 상기 제1 및 제2중간신호들을 가산하여 그 결과를 출력에 나타내는 가산수단, 상기 가산수단의 출력에 결합된 입력과 상기 기준절점에 결합된 출력을 가지는 비교수단으로서, 상기 비교수단 입력들에서의 신호들이 동일할때 신호를 발생시키는 비교수단으로 구성된 장치 [청구항 11] 제10항에 있어서,상기 입력신호가 디지틀이고 상기 제1 및 제2지연수단들이 디지틀 지연선이며 상기 가산수단이 디지틀가산기인장치. [청구항 12] 제11항에 있어서,상기제1 및 제2인수분해수단들이 각기, 상기 입력신호를 표시하는 디지틀수자의 한자리 우측이동을 일으켜 상기 제1 및 제2중간신호들을 그들 각각의 입력신호들이 둘로 나누어진 디지틀 표시들로서 발생시키는 시프트레지스터 및 제어논리포함하는장치. [청구항 13] 제10항에 있어서,상기 입력신호가 아나로그이고, 상기 제1 및 제2지연수단들이 정합된 지연들과 정합된 감쇠율들을 가진 아나로그 지연선들인장치. [청구항 14] 제13항에 있어서,상기 인수분해 수단들이, 상기 입력절점과 상기 중간절점에서의 신호들의 진폭을 둘로 분할하기 위해 결합된 한쌍의 정합된 전압분할기들인장치. [청구항 15] 제14항에 있어서,상기 가산수단이 전류전압 변환기로서 결합되고 그 전류입력이 상기 제1 및 제2중간신호들을 각각 수신하기 위하여 2개의 가산저항을 통해 결합된 연산증폭기이고, 상기 비교수단이 상기 기준절점에 결합된 하나의 입력과 상기 가산수단의 출력에 결합된 다른입력가지는비교기인장치. [청구항 16] 입력신호가 소정크기에 도달하는 시간을 검출하는 장치로서, 상기 입력신호를 수신하는 입력단자, 상기 입력단자에 연결되고 출력을 가진 저역필터, 상기 입력신호의 신호진폭 첨두치들을 검출하도록 상기 저역필터의 출력에 결합되고 검출된 첨두값과 동일한 신호를 출력에 나타내도록 되고 이득조정입력을 가지고 있는 첨두걸출기수단, 상기 첨두검출기의 상기 출력에 결합된 기준입력을 가지고 있고, 상기 입력단자에 결합되어 적어도 하나의 정진행 엣지와 적어도 하나의 부진행 엣지를 가지는 출력신호를 출력에 발생시키는 신호입력을 가지고 있는 분리기수단에 있어서, 각부진행 엣지가 상기 입력신호가 부진행방향으로 일정진폭을 통과하는 시점을 나타내고, 각 정진행 엣지가 상기 입력신호가 정진행방향으로 일정진폭을 통과하는 시점을 나타내는 분리기수단, 상기 분리기수단의 상기 출력에 결합되어 상기 분리기 수단으로 부터의 출력신호의 상기 각 엣지와 일치하는 엣지를 가지고 시간적으로 지연된 출력을 발생시키는 지연수단, 상기 지연수단에 결합되어 상기 분리기의 출력신호의 각부 진행 엣지의 발생에 따라 시작하고 상기 지연수단으로 부터의 출력신호의 일치 엣지의 발생에 따라 끝나는 제1펄스를 발생시키는 제1게이팅수단, 상기 지연수단에 결합되어 상기 분리기의 출력신호의 각 정진행 엣지의 발생에 따라 시작하고 상기 지연수단으로 부터의 출력신호의 일치 엣지의 발생에 따라 끝나는 제2펄스를 발생시키는 제2게이팅수단, 상기 입력단자에 결합된 제1입력, 기준전압에 연결된 제2입력, 및 상기 첨두검출기수단의 상기 이득조정입력에 결합된 출력단자를 가지는 잡음인버터로서, 상기 입력신호의 진폭이 상기 첨두검출기수단에 의해 검출된 첨두진폭을 초과하는 각 시간을 검출하고 상기 첨두검출기수단의 이득을 낮추도록 상기 이득 조정입력에 결합되는 출력신호를 발생시키는 잡음인버터, 상기 입력단자에 결합되고 출력절점을 가지고 있는 가산 임피던스, 상기 가산임피던의 상기 출력절점에 결합된 입력을 가지고 있고 출력절점을 가지고 있어 상기 입력과 상기 출력절점 사이에서 양쪽 방향으로 진행하는 신호를 소정시간 만큼 지연시키는 지연선, 반전 및 비반전입력들과 출력들을 가지고 있고 2개의 스트로우브(strobe)출력을 가지는 비교기로서, 각 스트로우브 입력이 상기 출력들중 하나를 가능화하도록 되고, 상기 입력들중 하나가 상기 지연선의 출력에 결합되고 다른 입력이 상기 가산저항의 출력절점에 결합되고 상기 스트로우브입력들이 상기 제1 및 제2게이팅수단들에 의해 발생되는 상기 제1 및 제2펄스들에 결합되는 비교기, 및 상기 비교기의 상기 출력들에 결합된 r 및 s입력들을 r-s 플립 플롭으로 구성된 장치 [청구항 17] 제16항에 있어서,상기 첨두검출기가, 반전입력을 가진 차동증폭기를 포함하고 상기 첨두검출기의 상기 차동증폭기 출력으로 부터 상기 첨두검출기의 상기 차동증폭기의 상기 반전입력으로의 부궤환을 제공하여 첨두검출기가 발진을 일으킬 정도로 높은 이득을 갖지 않게 방지하는 수단포함하는장치. [청구항 18] 제17항에 있어서,축전 캐패시터와 에미터선로 및 베이스입력을 가진 에미터 폴로우어를 포함하고 상기 에미터 플로우어의 에미터선로에 귀환 임피던스로서 전압분할 저항회로망을 가지고 있는 장치로서, 상기 분할기수단의 상기 입력들중 하나가 상기 전압분할 회로망의 소정 점결합된장치. [청구항 19] 제18항에 있어서,상기 잡음 인버터수단의 상기 제2입력이, 텔레비젼 수평동기펄스의 (-) 첨두진보폭다(-)쪽으로 더높은 기준전압을 제공하도록 선택된 상기 전압분할회로망의 소정 점결합된장치. [청구항 20] 제16항에 있어서,상기 첨두검출기가, 정(正) 전압입력단자, 축전 캐패시터, 상기 입력신호의 검출된 첨두치들이 없는 경우 상기 축전 캐패시터 안으로 전류를 계속 누설시켜 축전 캐패시터를 기지의 전압까지 충전하는 수단 및 상기 첨두검출기에서 상기 첨두검출기의 증폭기 출력과 상기 축전 캐패시터 사이의 래칭 다이오드를 상기 입력신호에서 첨두치가 검출되는 때를 제외하고 항상 역바이어스되도록 유지시키는 수단포함하는장치. [청구항 25] 제21항에 있어서,상기 방법이,상기 입력신호의 첨두치들을 검출하는 단계,검출된 각 첨두치의 진폭으로 부터 분리레벨 기준신호를 발생시키는 단계,상기 입력신호를 상기 분리레벨 기준신호에 비교하고 분리 출력신호를 발생시키는 단계로서, 상기 분리 출력신호가, 상기 입력신호가 제1소정방향으로 상기 분리레벨 기준신호를 통과할 때 논리레벨 1에서 0으로의 전이를 만드는 단계,상기 입력신호를 상기 분리레벨에 비교하는 상기 단계에서 발생된 상기 각 전이들에 대해 펄스를 발생시키는 단계로서, 상기 펄스가 해당 전이의 발생에 따라 시작하여 소정시간동안 지속하는 단계, 및상기 전달함수에 의해 변환된 입력신호를 전압기준레벨에 비교하는 상기 단계를 상기 펄스들의 발생기간 동안만 가능화하는 단계포함하는방법.