CMOS PLA document_id 1019860008623

[청구항 2] 적 출력 민텀 신호 t1-tp를 형성하도록 pla 입력 신호의 p개의 프로그램된 서브세트를 논리승산하는 and 플레인과 적의 합 pla 출력 신호 z1-zn을 형성하도록 민텀의 n개의 프로그램된 서브 세트를 논리 가산하는 or플레인을 가진 형태의 pla에 있어서, pla가 제 1 반부 사이클의 고전압 선충전 모드와 제 2 반부 사이클의 저 전압 출력 모드를 가진 클럭신호 clk의 소스에 접속될 수 있는 클럭 라인과, 클럭신호 clk의 역의 소스에 접속될 수 있는 클럭 반전 라인과, 고전원 vdd에 접속될 수 있는 라인 전원 라인 확산부와, 접지 전위 vss에 접속될 수 있는 접지 라인 확산부를 구비하며, and 플레인은 클럭 라인에 접속된 제 1 입력 단자와 각 and플레인 입력 라인에 접속된 제 2 입력 단자를 각각 가지며 또한 clk가 고레벨일 때 입력 nor 게이트가 저 신호가 제공되고 clk가 고레벨일때 and 플레인 입력신호의 역이 제공되는 출력 단자를 가진 m개의 nor 게이트와, 고 클럭 신호가 입력 nor 게이트로 하여금 출력 nor의 n채널 트랜지스터를 턴오프시키도록, 각 and 플레인 입력 라인에 의해서 제어되는 마스크 프로그램된 위치에서 병렬로 형성된 n 채널 출력 nor 트랜지스터에 의해 접지에 접속될 수 있으며, 또한 고 clk 신호가 출력 nor 트랜지스터를 턴오프 시켜 접지 vss 부터 민텀 리이드를 분리시킬때 저 clk가 풀업 트랜지스터를 턴온시켜 민텀 리이드를 vdd로 접속하여 그들을 충전시키도록, 저 clk 신호에 응답하여 각 민텀 리이드 풀업 트랜지스터를 통해 전원 vdd에 접속될 수 있는 p 출력 민텀 리이드를 구비하며, or 플레인은 선충전 사이클 동안 민텀 라인상의 고전압이 합 항 리이드로 접지로 접속하도록, 민텀 라인에 의해 제어되는 마스크 프로그램된 위치에서 병렬로 형성된 n 채널 트랜지스터에 의해 접지로 형성된 n 채널 트랜지스터에 의해 접지로 접속될 수 있고, 또 출력 모드 동안 고 민텀에 의해 더 이상 접지되지 않은 합항 리이드가 전압 vdd로 풀업되도록, clk에 의해 제어되는 n개의 합 리이드 풀업 트랜지스터에 의해 vdd에 접속될 수 있는 n 합 항 리이드와, 합 항 리이드 신호를 or 플레인 출력 신호 z1 내지 zn으로 반전시키는 n 출력 인버터를 구비한 것을 특징으로 하는 pla [청구항 3] m개의 pla 신호 단자와, 각각의 선충전된 민텀 리이드 상에 p개의 출력 민텀 신호를 제공하기 위하여 pla 입력 신호가 각각의 and 기능에 의해 p개의 프로그램된서 브세트에서 논리 승산되는 and 플레인과, n개의 적의 합 pla 출력 신호 z1-zn을 형성하도록 민텀들의 n개의 프로그램된 서브세트가 논리 가산되는 or 플레인을 가진 형태로서, p형 웰을 가진 n형 기판의 상면에 형성된 ic cmo pla에 있어서, pla는 전원 라인 vdd에 일정한 간격으로 접속된 and 플레인 출력 nor 게이트 축에서의 p개의 소스- 드레인 선충전 p 확산부와, and플레인 nor 게이트축에 수직이고 전원 라인 vdd에 접속된 or 플레인내의 n개의 풀업 소스-드레인 p 확산부와, 마스크 프로그램된 위치에서 민텀 리이드 접지용 트랜지스터의 소스-드레인 n 확산부가 그것으로부터 and 출력 nor 게이트의 축에서 연장되는 nor 게이트 축에 수직인 and 플레인내의 복수 개의 제 2 접지 라인 vssn 확산부와, 합항 리이드 nor 게이트의 축에서의 마스크 프로그램된 위치에서 합 항 리이드 출력 nor 트랜지스터의 소스 -드레인 n 확산부가 그것으로부터 돌출되는 or 플레인내의 민텀 리이드의 쌍들을 양쪽에 걸치는 n 확산접지 라인과, 1 위상 클럭 신호 clk 및 클럭 신호의 역 clk의 소스에 접속될 수 있는 clk 및 clk 신호 도선과, and 플레인 nor 트랜지스터 축에 수진이고 p 민텀 리이드 선충전 풀업 트랜지스터를 형성하도록 선충전 소스- 드레인 p 확산부를 양분하고 clk 라인에 접속되어서, 저레벨 제 1 반부 사이클 clk 선충전 신호가 p 채널 and 민텀 리이드 풀업 트랜지스터를 턴온시키도록 하는 다결정 실리콘 선충전 게이트 라인과, 하나는 clk 신호 소스에 접속되고 다른 하나는 각각의 pla 입력 단자에 접속된 두개의 입력단자를 각각 가지며 또한 출력 단자를 가진 m개의 and 플레인 입력 nor 게이트와, 합 항 리이드 접지용 트랜지스터를 형성하기 위하여 or 접지 라인 vss 사이에서 쌍으로된 or 플레인에 들어가서 or 합 항 리이드 접지용 트랜지스터 소스-드레인 확산부를 양분하는 각각의 and 플레인 nor 트랜지스터의 축에서의 p개의 다결정 실리콘 민텀 라인과, 소스-드레인 p 확산부 위에서 다결정 실리콘 게이트에 의해 형성되고, 제 2 반부 사이클의 저 clk 신호가 턴온되게 하는 n개의 합항 리이드 (or 플레인) 풀업 트랜지스터와, 각각의 풀업 트랜지스터의 소스를 민텀 출력 폴리실리콘 라인에 접속하고 또한 중간의 nor 게이트 트랜지스터의 마스크 프로그램된 위치에 형성된 n 확산 드레인에 형성된 n 확산 드레인에 접속하는, and 플레인 내에 있는 and 플레인 출력 nor 트랜지스터의 축에서 p의 민텀 리이드와 풀업 트랜지스터 소스를 중간의 마스크 프로그램된 위치에 형성된 n 확산 드레인에 접속하여 저레벨의 제 2 반부 클럭 사이클 동안 or 플레인 출력 nor 게이트 상의 고 민텀에 의해 접지되지 않는 어떤 or항 리이드를 풀업시키도록 전류를 전도시키 or 플레인 내의 n 합 항 리이드와, 합 항 리이드 신호를 or 플레인 출력 신호 z1-zn으로 반전시키는 n 합 항 출력 인버터를 구비한 것을 특징으로 하는 ic cmos pla