반도체장치와 그 제조방법 document_id 1019870002911

[청구항 1] 제2도 전형의 제1 및 제2소자 영역에 형성된 상보형 mos 트랜지스터(c―mos)와 2중 확산형 mos 트랜지스터(c―mos)가 제1도전형 반도체 기판상에 형성되는 반도체장치에 있어서, 상보형 mos 트랜지스터용 제2도전형의 상기 제1소자 영역에 형성된 제1도 전형의 제1웰확산층(34)과 제2도 전형의 제2웰 확산층(35)에 각각 n찬넬 mos 트랜지스터와 p찬넬 mos 트랜지스터에 형성되어져 있는 상보형 mos 트랜지스터와, 상기 2중확산형 mos 트랜지스터용 제2도전형의 상기 제2소자 영역영역에 형성된 제1도전형 웰 확산층(36)과 게이트전극(43)에 자기정입에 의해 접촉되게 제1도 전형의 챈널영역(45)이 형성되고, 상기 챈널영역(45)과 제2도전형의 소자영역에는 제2도전형 소오스와 드레인영역(45, 50)이 형성되어 있는 2중 확산형 mos 트랜지스터로 구성된 것을 특징으로 하는 반도체장치 [청구항 2] 제1항에 있어서,널과 p챈널 및 2중확산형 mos 트랜지스터의 게이트 전극에 대한 도전형은 각각의 웰확산층(34, 35, 36)의도전형되는것을특징으로 하는반도체장치. [청구항 3] 제1항에 있어서,널과 p챈널 및 2중확산형 mos 트랜지스터의 각 게이트 전극(41, 42, 43)은다결정실리콘층형성된것을특징으로 하는반도체장치. [청구항 4] 제1항에 있어서,2중확산형mos 트랜지스터(201)는수직구조인것을특징으로 하는반도체장치. [청구항 5] 상보형 mos 트랜지스터와 2중확산형 mos 트랜지스터가 제1도전형 반도체기판상에 형성된 반도체장치에 있어서, 상기 반도체기판(57)에 형성되는 최소한 2개이상의 제1 및 제2요부(凹)와, 상기 제1 및 제2요부표면상에 형성되는 고농도 매립영역(60, 61), 상기 고농도 매립영역(60, 61)보다 낮은 불순물농도를 가지면서 상기 제1 및 제2요부를 에워싸도록 형성되는 제2도 전형의 제1 및 제2소자영역(58, 59), 상기 제2도 전형의 제1소자영역(58)에 형성된 제1도전형의 제1웰확산층(34)과 제2도전형의 제2웰 확산층(35)에 각각 형성되는 n 챈널 mos 트랜지스터와 p 챈널 mos 트랜지스터로 이루어진 상보형 mos 트랜지스터 및, 제1도전형의 챈널영역(45a)이 게이트전극(43a)과 자기정합에 의해 형성된 2중 확산형 mos 트랜지스터로 구성된 것을 특징으로 하는 반도체장치 [청구항 6] 제5항에 있어서,널과 p챈널 및 2중 확산형 mos 트랜지스터의 각 게이트 전극(41, 42, 43a)의 도전형은 각 웰확산층(34, 35, 36a)의도전형되는것을특징으로 하는반도체장치. [청구항 7] 제5항에 있어서,널과 p챈널 및 2중확산형 mos 트랜지스터의 각 게이트 전극(41, 42, 43a)은다결정실리콘층형성되는것을특징으로 하는반도체장치. [청구항 8] 제5항에 있어서,2중 확산형mos 트랜지스터(201)는수직구조인것을특징으로 하는반도체장치. [청구항 13] 제9항에 있어서,2중 확산형mos 트랜지스터(201)에서의 게이트 전극(43)의 소오스영역(49) 측단부(43a)가 레지스트패턴(44)의개구부노출되는것을특징으로 하는반도체장치. [청구항 14] 제9항에 있어서,상보형mos 트랜지스터(101)용 제1도전형의 제1웰 확산층(34)에 소오스와 드레인영역(47, 48)의 형성 및 2중 확산형 mos 트랜지스터(201)에서의 백게이트영역(45)에 제2도전형 소오스영역(49)의 형성과 더불어 제2도 전형의 제2영역에 제1도전형의 드레인영역(50)을 형성시키게되는 단계에는 상기 상보형 mos 트랜지스터(101)용 제1도전형의 상기 제1웰확산층에 게이트 전극(42)을 형성시키게 됨과 더불어 2중확산형 mos 트랜지스터(201)용 게이트 전극(43)을 노출시키는 상태하에서 제2도전형의 불순물을 이온주입한 다음, 어닐링을 실행하는공정포함된것을특징으로 하는반도체장치 제조방법.