폴리실리콘 스트링어 베이스 접촉부를 지니는 쌍극 트랜지스터 document_id 1019870007025

[청구항 1] 단결정 실리콘과 인접하게 전기적으로 분리된 제 1 전도형의 단결정 실리콘의 분리 영역(30) 상기 분리 영역내의 상기 제 1 전도형의 에미터 영역(39) ; 상기 분리 영역내에 있고 상기 에미터 영역과 pn 접합부(43)를 형성하는 제 2 전도형의 베이스 영역 상기 에미터 영역(38/40)과 전기적 접촉하는 상기 제 1 전도형의 폴리 결정 실리콘 스트라이프(stripe)(38)를 포함하고 상부와 측부들을 지니며, 상기 분리 영역위에 있는 그것의 면적이 한정된 베이스 에미터 구조를 만들도록 사용된 공정으로 만들어질 수 있는 가장 작은 접촉 윈도우와 상기 공정에서 사용될수 있는 상기 접촉 윈도우의 모든 측부 둘레의 가장 작은 네스팅(nesting)허용도에 의해 소비된 면적을 더한것 보다 더 작은 에미터 접촉부(38/40) 상기 에미터 접촉부 위에서그것의 측부들과 자체 정렬된 절연 재료 층(42) 상기 분리 영역 위의 상기 에미터 접촉부의 최소한 상기 측부 표면상에 형성된 절연 스페이서(44) 상기 분리 영역위에서 상기 스페이서들중 하나와 나란히 형성되며 상기 스페이서들에 의해 상기 스트립과 전기적으로 분리되지만 상기 베이스 영역과 전기적으로 접촉하며, 트랜지스터를 만들도록 사용된 공정에서 사용된 네스팅 허용도에 의해 소비된 면적과 접촉윈도우 또는 포스트 비아(post via)를 넣을 만큼 충분히 크지 않은 면적을 상기 분리 영역위에 지니는 전도성 스트링어(stringer)(46)로 구성되는 베이스와 에미터 구조를 지니는 쌍극 트랜지스터 [청구항 2] 제 1 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 스페이서들이 상기 분리 영역의 표면과 평행한 축을 따라서 가장 작은 라인 폭 d보다 더 작으며, 트랜지스터를 제조하기 위하여 사용된 리도그라피 공정에 의해 일상적으로 용해 가능한 폭지니는트랜지스터. [청구항 3] 제 1 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,스트링어들이 상기 분리 영역의 표면과 평행한 축을 따라서 가장 작은 라인 폭 d보다 더 작으며, 트랜지스터를 제조하기 휘라여 사용된 리도그라피 고정에 의해 일상적으로 용해가능한 폭지니는트랜지스터. [청구항 4] 제 2 항에 따른 베이스 에미터 구조를 지니는 트랜지스터에 있어서,상기 스트링어들이 상기 분리 영역의 표면과 평행한 축을 따라서 가장 작은 라인 폭 d보다 더 작으며, 트랜지스터를 제조하기 위하여 사용된 리도그라피 공정에 의해 일상적으로 용해 가능한 폭지니는트랜지스터. [청구항 5] 제 1항의 베이스와 에미터 구조를 지니는 트랜지스터에 있어서 상기 스트링어들이 금속 이규화물인트랜지스터. [청구항 6] 제 4 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 스트링어들이 내화 금속 이규화물인트랜지스터. [청구항 7] 제 6 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 스페이서들이 상기 에미터 접촉부에 인접한 열산화물 층으로 구성되며 cvd 산화물 층이 상기 열 산화물덮는트랜지스터. [청구항 8] 제 7 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 에미터 접촉부가 상기 폴리 결정 스트라이프의 상부 표면의 최소한 일부와 전기적으로 접촉하는 금속 이규화물층포함하는트랜지스터. [청구항 9] 제 8 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 금속 이규화물이 상기 에메터 접촉 스트라이프를 완전히 덮으며 상기 에미터 접촉 스트라이프의 상기 측부 표면들에 의해 한정된 연부들과 정렬되며, 상기 이규화물 및 상기 에미터 접촉 폴리실리콘 모두는 한형의 불순물이 다른 형의 불순물보다 더 큰 확산 속도를 지니는 n형 불순물 및 p형 불순물로 도핑되며, 상기 절연층은 실리콘 이산화물이며 상기 에미터 접촉 스트라이프를 덮는 금속 이규화물을 덮고 그 연부들과 자체정렬되는트랜지스터. [청구항 10] 제 1 항의 베이스와 에미터 구조를 지니는 트랜지스텅 있어서,상기 에미터 영역이 상기 분리 영역위의 에미터 접촉 영역의 면적과 거의 같은 면적인 상기 베이스 영역과 접합부형성하는트랜지스터. [청구항 11] 제 1 항의 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,베이스 영역이, 단결정 실리콘과 분리 영역위의 사기 에미터 접촉부와 스페이서들 및 상기 스트링어 또는 스트링어들의 면적 및 제조공정의 영 드라이브-인 단계중에 상기 스트링어로부터 불순물의 측방 확산에 의해 소비된 어떤 측방 면적을 더해서 조합된 것과 같은 면적을 지니는 베이스-콜렉터 접합부형성하는트랜지스터. [청구항 12] 제 1 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,베이스 영역이 단결정 실리콘과 분리 영역 위의 상기 에메터 접촉부와 스페이서들 및 상기 스트링어 또는 스트링어들의 면적 및 제조 공정의 열 드라이브-인 단계중에 상기 스트링어로부터의 불순물의 측방 확산에 의해 소비된 어떤 측방 면적을 더해서 조합된 것과 거의 같은 면적을 지니는 베이스-콜렉터 접합부를 형성하며, 상기 에미터 영역은 베이스 영역과 상기 분리 영역위의 에미터 접촉 스트라이브와 거의 같은 면적인 접합부형성하는트랜지스터. [청구항 13] 제 1 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 에미터 접촉 스트라이프가 상기 분리영역의 주계 외부 위치로 연장되며 접촉 윈도우(68)를 덮을 만큼 충분한 칫수를 지니는 접촉 패드(33) 형상취하는트랜지스터. [청구항 14] 제 12 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 에미터 접촉 스트라이프가 상기 분리 영역의 주계 외부 위치로 연장되며 접촉 윈도우를 덮을 만큼 충분한 칫수를 지니는 접촉 패드 형상취하는트랜지스터. [청구항 15] 제 1 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 스트링어들이 상기 분리 영역 주계 외부위치로연장되며 접촉 윈도우를 덮을 만큼 충분한 칫수를 지니는 접촉 패드 형상취하는트랜지스터. [청구항 16] 제 14 항에 따른 베이스와 에미터 구조를 지니는 트랜지스터에 있어서,상기 스트링어들이 상기 분리 영역 주계 외부위치로 연장되며 접촉 윈도우를 덮을 만큼 충분한 칫수를 지니는 접촉 패드 형상취하는트랜지스터. [청구항 19] 도전서 실리콘의 베이스 영역 ; 상기 베이스 영역 내부의 도전성 실리콘의 에미터 영역 ; 상기 에미터 영역과 전기적으로 접촉하는 도체 상기 도체의 미리정해진 측부들 상에 형성된 절연 스페어서들 상기 절연 스페이서들의 미리 정해진 측부상에 혀성된 상기 베이스 영역과 전기적으로 좁촉하며 상기 스페이서들에 의해 상기 도체와 절연되며, 도전성 재료층의 깊이와 거의 같은폭을 지니며 상기 도전성 재료로 이방성 에칭함으로써 형성되는 도전성 스트링어들 상기 분리 영역 외부에서 상기 스트링어들 및 상기 폴리실리콘 스트라이프와 전기적 접촉을 지니는 수단으로 구성되는 베으스와 에미터 구조를 지니는 집적된 쌍극 트랜지스터 [청구항 28] 제 20 항에 따른 방법에 있어서,사기에미처 접촉 패드 둘레로부터 상기 제 2의 금속 이규화물층으로부터의 금속 이규화물 스트링어를 선택적으로 제거하는 단계를 포함하는 방법.※ 참고사항 : 최초출원 내용공개하는 것임