폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조 document_id 1019870009164

[청구항 1] 실리콘 웨이퍼상에 한 부분은 전도형이고 인접한 부분은 반대전도형인 폴리크리스탈린 실리콘층을 형성하는 단계 상기 폴리크리스탈린 실리콘층이 상기 인접한 부분들간의 장치 영역을 한정하는 상기 실리콘웨이퍼의 영역을 노출하는 단계 상기 폴리크리스탈린 실리콘층의 상기 인접한 부분들이 각각을 따라 상기 장치 영역과 접촉하는 폴리실리콘 측벽을 형성하는 단계, 상기 폴리크리스탈린 실리콘층의 상기 부분의 각각의 불순물로 하여금 그 부분을 따라 측벽으로 또한 상기 장치 영역으로 확산하게 하여서 상기 장치 영역의 에미터 및 베이스 영역을 형성하기 위하여 상기 웨이퍼를 아넬링하는 단계, 및 상기 베이스 및 에미터 영역에 전기적 접촉을 설정하기 위하여 상기 폴리크리스탈린 실리콘층의 상기 인접한 부분들에 접점을 제공하는 단계로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터를 제조하기 위한 프로세스 [청구항 2] 제1항에 있어서,상기 장치영역은 상기 웨이퍼에서의 상기 전도형의 에피택셜층에 형성되며, 상기 웨이퍼는 상기 에피택셜층하에 위치한 상기 전도형의 매몰층을 포함하며, 상기 프로세스는 상기 매몰층과 전기적 접속된 상기 웨이퍼의 영역에 상기 전도형을 갖는 상기 폴리크리스탈린층의 제3부분을 형성하는 단계, 및 상기 트랜지스터의 콜렉터를 형성하기 위하여 상기 제3부분에 접점을 제공하는단계더포함하는것을특징으로 하는프로세스. [청구항 3] 제2항에 있어서,상기 웨이퍼도 역시 상기 반대 전도형의 매몰층을 포함하며, 상기 프로세스는 상기 반대 전도 매몰층과 전기적 접속된 상기 웨이퍼의 영역에 상기 폴리크리스탈린층의 제4부분을 형성하는 단계, 및 상기 웨이퍼의 기판이 전기적으로 바이어스될 수 있도록 상기 제4부분에 접점을 제공하는단계포함하는것을특징으로 하는프로세스. [청구항 6] 전도형의 매몰층 및 에피택셜층을 실리콘 기판에 형성하는 단계 상기 에피택셜층의 두 영역을 서로 전기적 절연시키기는 단계; 상기 영역의 다른 곳은 노출시킨 상태로 인슐레이션층으로 상기 영역의 한곳을 덮는 단계 상기 인슐레이션층 및 상기 에피택셜층의 상기 노출된 영역에 폴리크리스탈린 실리콘의 제1층을 침적하는 단계 상기 폴리크리스탈린층의 한부분을 제1전도성 있게 상기 폴리크리스탈린층의다른 부분을 제2전도성 있도록 도우핑하여 상기 두부분의 각각이 부분적으로 상기 에피택셜층의 상기 한 영역상에 덮이고 상기 두부분의오직 한곳만이 상기 다른 영역상에 덮이도록 하는 단계 상기 두부분을 서로 분리하고 상기 한 영역을 노출 시키기 위하여 상기 제1폴리크리스탈린층 및 상기 인슐레이션층에 제1개구를 형성하는 단계 상기 한 영역상에 부분적으로 덮혀있는 상기 한 부분의 일부를 상기 다른 영역상에 덮혀있는 상기 부분의 다른 일부와 절연시키기 위하여 상기 폴리크리스탈린층에 제2개구를 형성하는 단계 적어도 상기 제1개구내에 폴리크리스탈린의 제2층을 침적하는 단계 상기 한영역의 부분을 노출하여 상기 제1층의 상기 분리된 부분에 각각 위치하고 상기 한 영역에 접속된 폴리크리스탈린 실리콘 측벽 리본을 형성하기 위하여 상기 제2층을 이방성 에칭하는 단계 베이스 및 에미터가 상기 한 영역에 형성되고 상기 측벽이 각각 상기 베이스 및 에미터에 전기적 접속을 형성 하도록 상기 제1층의 상기 두 분리된 부분의 각각으로부터 상기 부분에 위치한 각 측벽리본 및 상기 측벽리본과 접속된 상기 한 영역에 불순물을 확산하는 단계 및 상기 제1층의 상기 한 부분의 상기 두 일부분의 각각 및 상기 제1층의 상기 기타 부분에 전기적 접점영역을 제공하는 단계로 구성되는 것을 특징으로 하는 단일 폴리실리콘 장치 접점층을 사용하여 트랜지스터를 제조하기 위한 프로세스 [청구항 11] 제10항에 있어서,상기 장치영역은 1마이크로미터이하의 폭을 갖는에미터구성되는것을특징으로 하는산물.