마스터 슬라이스형 집적회로 document_id 1019880001500

[청구항 1] 각종 회로가 상호접속의 루팅(routing)을 변화시킴으로서 형성될 수 있는 마스터 슬라이스형 집적회로에 있어서 반도체칩상의 주변영역에 배열된 다수의 입력/출력 셀 각각이 소정 방향으로 배열되어 있으며, 트랜지스터를 구성하는 다수의 기본셀로 구성되는 다수의 기본셀 열 칩상에 형성되며 데이터 버스를 수용하는 상호접속영역 및 기본셀열에 배열되어 있으며, 데이터 버스가 플로우팅 상태로 변화되는 것을 방지하기 위하여 상호접속 영역상에 놓인 데이터 버스의 전위를 유지하며, 각각이 기본셀의 각 트랜지스터의 구동력보다 더 작은 구동력을 갖는 트랜지스터로 구성되는 다수의 래치셀로 구성되는 것을 특징으로 하는 마스터 슬라이스형 집적회로 [청구항 2] 제1항에 있어서,래치셀 각각은 각 기본셀의 트랜지스터의 구동력보다 더 작은 상위한 구동력을 갖는트랜지스터구성되는것을특징으로 하는마스터 슬라이스형 집적회로. [청구항 3] 제1항에 있어서,기본셀과 래치셀의 트랜지스터는상보형금속산화물반도체트랜지스터인것을특징으로 하는마스터 슬라이스형 집적회로. [청구항 4] 제3항에 있어서,기본셀의 각각의 cmos 트랜지스터의 채널이 래치셀의 cmos 트랜지스터의 채널보다 더 넓은 것특징으로 하는마스터 슬라이스형 집적회로. [청구항 5] 제3항에 있어서,래치셀은 각각이 각 기본셀의 mos 트랜지스터의 구동력보다 더 작은 상위한 구동력을 갖는 cmos 트랜지스터로 구성되며, 각 래치회로의 상위한 구동력의 cmos 트랜지스터의 채널영역은크기서로상위한것을특징으로 하는마스터 슬라이스형 집적회로. [청구항 6] 제1항에 있어서,래치회로는 트랜지스터에 의하여 구성된 제1 및 제2인버터로 구성되며, 제1인버터의 출력단자와 제2인버터의 입력단자는 데이터 버스의 1비트선에 접속되며, 제1인버터의 출력단자는제2인버터의입력단자접속되는것을특징으로 하는마스터 슬라이스형 집적회로. [청구항 7] 제6항에 있어서,제1인버터를 구성하는 트랜지스터의 구동력은 제2인버터를 구성하는 트랜지스터의 구동력보다 더 큰 것특징으로 하는마스터 슬라이스형 집적회로. [청구항 8] 제7항에 있어서,및 제2인버터의 구동력은 기본셀의 트랜지스터에 의하여 구성될 수 있는회로소자의최소구동력인것을특징으로 하는마스터 슬라이스형 집적회로. [청구항 9] 제1항에 있어서,다수의 래치회로는 기본셀열 각각의 양단부배열되는것을특징으로 하는마스터 슬라이스형 집적회로. [청구항 10] 제1항에 있어서,다수의 래치회로는 상호접속 채널상에 놓은 독립데이타 버스의 수와 데이터 버스의 각각으로 구성되는1비트선의수와합계적어도도달하는것을특징으로 하는마스터 슬라이스형 집적회로. [청구항 11] 제1항에 있어서,회로 블록은 기본셀의 사용에 의하여 제조되며, 기본셀로 구성되는 입출력버퍼를 통하여데이터 버스접속되는것을특징으로 하는마스터 슬라이스형 집적회로. [청구항 12] 제1항에 있어서,기본셀은 한쌍의 p 채널 금속산화물 반도체(mos) 트랜지스터와 n 채널 mos 트랜지스터로 구성되며, 래치셀 각각은 제1 및 제2n 채널 mos 트랜지스터로 구성되며, 및 제1 및 제2p 채널 mos 트랜지스터와 래치셀의 제1및 제2n 채널 mos 트랜지스터 각각의 상호 콘덕턴스(gm)는 기본셀의 p및 n채널 mos 트랜지스터의 상호 콘덕턴스보다 더 작은 것특징으로 하는마스터 슬라이스형 집적회로. [청구항 13] 제12항에 있어서,래치셀의 제1p 채널 mos 트랜지스터의 상호 콘덕턴스는 그의 제2p 채널 mos 트랜지스터의 상호 콘덕턴스보다 더 작으며, 래치셀의 제1n 채널 mos 트랜지스터의 상호 콘덕턴스는 그의 제2n 채널 mos 트랜지스터의 콘덕턴스보다 더 작은 것특징으로 하는마스터 슬라이스형 집적회로. [청구항 14] 제13항에 있어서,인버터는 제2p 및 n 채널 mos 트랜지스터로 구성되며, 제2 cmos 인버터는 제1p 및 n 채널 mos 트랜지스터에 의하여 구성되며, 및 제1cmos 인버터의 입력은 데이타 버스에 접속되며, 그의 출력은 제2cmos 인버터의 입력에 접속되고, 및 제2cmos 인버터의 출력은데이터 버스접속되는것을특징으로 하는마스터 슬라이스형 집적회로.